Die Verifikation von digitalen Schaltungen nimmt heutzutage einen bedeutenden Stellenwert ein. In diesem Paper wird ein Weg beschrieben, der die Erstellung und Wartung von funktionalen Testbenches für digitale Designs unterstützt. Für viele Projekte übersteigt der zeitliche Aufwand für das Testen den Aufwand für die Implementierung der Schaltung. In vielen Fällen beträgt der Aufwand für das Testen bereits 70% des Entwicklungsaufwands (Bergeron, 2000). Typischerweise wird die Testbench auch in der gewählten Hardwarebeschreibungssprache (VHDL oder Verilog) implementiert. Diese Sprachen stellen jedoch nicht die beste Wahl für Verifikationsbelange dar. Gründe dafür sind darin zu suchen, dass diese Sprachen wichtige Konzepte aus den Softwaresprachen (wie z.B. Objektorientierung) nicht kennen. Weiters stehen komfortable Softwarebibliotheken (Zufallszahlengenerierung, Stringverarbeitung, etc.) den Hardwaresprachen nicht zur Verfügung. In diesem Paper wird der Einsatz der Programmiersprache Python (PythonHomepage, 2003; Beazley, 2001) für die Verifikation vorgeschlagen, um die benötigte Zeit für die Funktionalen Tests zu reduzieren

G. Hueber

M. Lindorfer

R. Hagelauer

S. Reichör

Advances in Radio Science

Directory of Open Access Journals

Advances in Radio Science (2004) 2: 175–179© Copernicus GmbH 2004 Advances inRadio ScienceTesten komplexer digitaler Schaltungen mit PythonS. Reicḧor1, G. Hueber1, R. Hagelauer1, and M. Lindorfer 21Institut für integrierte Schaltungen, Universität Linz, Austria2Linz Center of Mechatronics GmbH, AustriaZusammenfassung.Die Verifikation von digitalen Schaltun-gen nimmt heutzutage einen bedeutenden Stellenwert ein. Indiesem Paper wird ein Weg beschrieben, der die Erstellungund Wartung von funktionalen Testbenches für digitale De-signs untersẗutzt. F̈ur viele Projekteübersteigt der zeitlicheAufwand für das Testen den Aufwand für die Implementie-rung der Schaltung. In vielen Fällen betr̈agt der Aufwand f̈urdas Testen bereits 70% des Entwicklungsaufwands (Berge-ron, 2000).Typischerweise wird die Testbench auch in der gewähltenHardwarebeschreibungssprache (VHDL oder Verilog) im-plementiert. Diese Sprachen stellen jedoch nicht die besteWahl für Verifikationsbelange dar. Gründe daf̈ur sind darinzu suchen, dass diese Sprachen wichtige Konzepte aus denSoftwaresprachen (wie z.B. Objektorientierung) nicht ken-nen. Weiters stehen komfortable Softwarebibliotheken (Zu-fallszahlengenerierung, Stringverarbeitung, etc.) den Hard-waresprachen nicht zur Verfügung. In diesem Paper wird derEinsatz der Programmiersprache Python (PythonHomepage,2003; Beazley, 2001) für die Verifikation vorgeschlagen, umdie ben̈otigte Zeit f̈ur die Funktionalen Tests zu reduzieren.1 EinführungFür den Entwurf von digitalen Schaltungen werden die Hard-warebeschreibungssprachen VHDL und Verilog verwendet.Die am Markt verf̈ugbaren EDA (Electronic Design and Au-tomation) Tools k̈onnen Designs, die mit diesen Sprachenmodelliert wurden, verarbeiten. Für die Beschreibung von di-gitaler Hardware stellen diese Sprachen eine ausgezeichneteWahl dar. Im weiteren wird von der BeschreibungsspracheVHDL gesprochen – im wesentlichen gilt das für VHDL ge-sagte auch f̈ur Verilog. Beim Entwurf der f̈ur die Verifikati-on ben̈otigten Testbenches sollte man den Einsatz von reinenHardwarebeschreibungssprachen jedochüberdenken, weil esCorrespondence to:S. Reicḧor(reichoer@riic.at)bei den Programmiersprachen im Softwarebereich Alternati-ven gibt, die es dem Designer ermöglichen, mit weniger Pro-rammieraufwand bessere Testbenches zu implementieren.Die Abb. 1 zeigt die Struktur einer Testbench in VHDL.Das VHDL Design wird als “Device under Test” (DUT) ineine Testbench eingebunden. Um die Funktionalität des DUTzu überpr̈ufen, muss die Testbench Stimuli generieren. Die-se Stimuli werden vom DUT verarbeitet und resultieren imErgebnis der Schaltung.Folgende Komponenten der Gesamtsimulation mit derTestbench verdienen eine genauere Betrachtung:Stimuli. Müssen so modelliert werden, dass sie den realen Um-gebungsbedingungen des DUT entsprechen, damit eine brauchbareund realiẗatsnahe Simulation durchgeführt werden kann.DUT. Sollte wom̈oglich keine Spezialbehandlung für die Simula-tion beinhalten. Durch die Synthese fällt diese Spezialbehandlungaus der Beschreibung heraus. Dadurch ist es nicht mehr möglich,diese Testbench auch für Postsynthesesimulationen zu verwenden.Die Testbench sollte daher so aufgebaut sein, dass sie mit derzug̈anglichen Portschnittstelle des DUT das Auslangen findet.Response. Stellt die Antwort des DUT auf die Stimuli dar. DieserResponse muss auf seine Korrektheitüberpr̈uft werden. Dies kanndurch manuelle Inspektion bzw. vorzugsweise durch automatisier-tes Vergleichen mit erwarteten Werten durchgeführt werden.2 Rückblick: WavesIn Hanna et al. (1997) wird vorgeschlagen, die benötigtenStimuli für den Test nicht in VHDL, sondern mit einer neugeschaffenen Stimulibeschreibungssprache (Waves) zu im-plementieren. Die Testbenchstruktur f¨ r die neue Herange-hensweise ist in Abb. 2 zu sehen. Die Stimuli werden nichtmehr als VHDL-Programm implementiert, stattdessen wer-den die Stimuli in eigene Dateien abgelegt. Diese Datei-en enthalten die Stimuli in der Stimulibeschreibungssprache.Eine VHDL Testbench liest diese Stimuli mittels eines Par-sers (dieser ist auch in VHDL implementiert) ein und wan-delt sie in Signalzuweisungen für das DUT um.176 S. Reicḧor et al.: Testen komplexer digitaler Schaltungen mit Python2 Stefan Reichor et al.: Testen komplexer digitaler Schaltungen mit PythonDUTVHDL Design(synthesefähig)Testbench(nicht synthesefähig)StimuliResponseAbbildung 1. Prinzipieller Aufbau einer TestbenchStimuli(nicht synthesefähig) VHDL Design(synthesefähig)StimuliResponseStimuli Interpreter(als Packagewiederverwendbar)Stimuli StimuliTestbenchAbbildung 2. Aufbau einer Testbench mit WavesAbbildung 1. Prinzipieller ufbau einer Testbench.2 t i ¨ t l.: t l i it l lt it tL esign(synthesefähig)estbench(nicht synthesefähig)StimuliResponseildung 1. ri i i ll r A f au einer TestbenchStimuli(nicht synthesefähig) VHDL Design(synthesefähig)StimuliResponseStimuli Interpreter(als Packagewiederverwendbar)Stimuli StimuliTestbenchAbbildung 2. Aufbau einer Testbench mit Wavesildung 2. i er Testbench mit Waves.S. Reicḧor et al.: Testen komplexer digitaler Schaltungen mit Python 177Dieser Zugang bietet folgende Vorteile:– Die Stimulidaten sind von der VHDL Testbench entkop-pelt. Dies erm̈oglicht es, mehrere unabhängige Stimuli-dateien bereitzustellen. EinëAnderung (z.B. ein Bug-fix) in der Testbench erfordert keinëAnderung in denStimulidaten.– Einfache Beschreibung für die Abfolge der Stimuli (sie-he Abb. 3).– Kommentare beginnen mit dem “%” Symbol.– Die Stimuli für die einzelnen Eing̈ange werden alsBinärvektoren kodiert– Die Zeit nach dem “:” gibt an, welcher zeitlicherAbstand zwischen diesem und dem nächsten Sti-mulipattern liegt. Diese Zeit wird in VHDL als waitfor Statement interpretiert. Dadurch kann das zeit-liche Verhalten dieser Waveforms beschrieben wer-den.– Die Stimulifiles k̈onnen auch den erwarteten Responseenthalten. Dieses Feature kann für automatisiertes Ver-gleichen mit den Resultaten verwendet werden.– Die VHDL Testbench muss nicht neu kompiliert wer-den, um neue/andere Stimuli zu simulieren3 Testen mit PythonDie Abb. 4 zeigt die Testbenchstruktur beim Einsatz derSkriptsprache Python.Ein Nachteil von Waves (Abschnitt 2) besteht darin, dassdie Stimuli immer nach dem sehr einfachen Muster gestricktwerden m̈ussen. Dadurch wird die Erstellung dieser Patternvon Hand sehr m̈uhsam und fehleranfällig. In Waves wirddaher noch die M̈oglichkeit geboten, alte Werte unverändertzu lassen. Es sind dann nur die Stimuli anzugeben, die neueWerte erhalten.Der neue Ansatz beim Testen mit Python besteht darin,dass die Stimuli vom Designer in der Highlevel Sprache Py-thon beschrieben werden. Danach wird dieses Stimuli Skriptausgef̈uhrt. Dadurch wird ein einfaches Stimulifile generiert,das in etwa mit dem von Waves (Abb. 3) vergleichbar ist.Der Unterschied besteht darin, dass für jeden Eingangs-port eine eigene Zeile erzeugt wird. Zusätzlich wird auchdas ben̈otigte Wait Statement in einer eigenen Zeile abgelegt(Abb. 5). Das Format dieser Beschreibung ist sehr einfach.Zuerst steht ein Integer, der ein auszuführendes Komman-do für den VHDL Simulator kodiert. Danach folgt noch eineParameterliste. In diesem Beispiel besteht diese Liste aus je-weils nur einem Parameter.Durch das geẅahlte simple Datenformat ist der Parser inVHDL sehr einfach realisierbar (Das VHDL Standard Packa-ge textio bietet eine read Funktion an mit der Integer Wertedirekt eingelesen werden können). Dieser einfache Parser istviel einfacher zu implementieren als der Parser des WavesSystems, dennoch bietet dieser Ansatz größere Flexibiliẗat,weil die Pattern mittels der Highlevel Sprache Python vorbe-reitet werden.3.1 Python Stimuli SkriptDie Beschreibung der Stimuli in Python macht dem Designerdas Leben nicht schwerer (aufgrund der neuen vielleicht un-bekannten Programmiersprache) sondern einfacher, weil die-se Sprache in sehr kurzer Zeit erlernt werden kann (sieheauch PythonTutHomepage, 2003).Die Vorgehensweise sieht folgendermaßen aus:– Erstellung der Stimuli mittels eines Python Skripts. DasSkript hat dabei die Aufgabe, die Stimuli Datei mittelsPrint Statements zu generieren.– Ausführen des Python Skripts→ Einfache Stimuli Da-tei– Starten der VHDL Simulation, Einlesen und Interpretie-ren der Stimuli DateiDie Abb. 6 zeigt Ausschnitte eines Python Skripts zur Ge-nerierung eines Stimulifiles wie in Abb. 5.– Die Zeilen 1 bis 10 zeigen, wie man die einfachen Kom-mandos f̈ur den VHDL Simulator erzeugen kann. DieFunktion InPort generiert beispielsweise die Zeile 6 inder Abb. 5.– Die Funktion WriteDataBlock (ab Zeile 13) zeigt ei-ne Möglichkeit auf, wie man einfache Funktionsaufru-fe zur Generierung komplexerer Ansteuersignale einset-zen kann. Der Aufruf dieser Funktion in Zeile 26 gene-riert die Eingangsstimuli f̈ur vier Datenẅorter.3.2 Vorteile beim Einsatz von PythonPython ist eine highlevel objektorientierte interpretierteSkriptsprache. Skriptsprachen (wie Python, Perl, Tcl, Ruby)sind in der Regel dynamisch typisiert und erreichen dadurcheinen ḧoheren Abstraktionsgrad als statisch typisierte Spra-chen wie Pascal, C, C++, und Java (Ousterhout, 1998). Aus-serdem unterstü zen die Skriptsprachen einen “Rapid Appli-cation Development” Ansatz.Im Vergleich zu reinen VHDL Testbenches bietet Pythonunter anderem folgende Vorteile:– Python ist Objektorientiert– Gute Untersẗutzung beim Parsen von Files– Highlevel Datentypen stehen zur Verfügung (Listen, Fi-les, Strings, Dictionarys etc.)– Eine große (sẗandig wachsende) Standardbibliothek(mit guter Dokumentation) kann eingesetzt werden. Un-ter anderem gibt es frei verfügbare Packages zu folgen-den Anwendungsgebieten:– Stringverarbeitung178 S. Reicḧor et al.: Testen komplexer digitaler Schaltungen mit Python4 Stefan Reichör et al.: Testen komplexer digitaler Schaltungen mit Python1 % CLK DAK IN_PORT R_W AS ADDR_BUS(9) READ_FINISH2 0 0 00001111 1 0 01010101 1 : 60 ns;3 0 0 11110000 1 0 01010101 1 : 60 ns;4 0 0 00110011 1 0 01010101 0 : 60 ns;Abbildung 3. Einfache Stimuli Datei für Waves(Pythonskript)(nicht synthesefähig)VHDL Design(synthesefähig)StimuliResponseStimuli Interpreter(einfach)StimuliPythonBibliothekStimuliTestbenchAbbildung 4. Aufbau einer Testbench mit Python1 % CLK DAK IN_PORT R_W AS ADDR_BUS(9) READ_FINISH2 % 0 0 00001111 1 0 01010101 1 : 60 ns;3 % CMD Parameter4 0 05 1 06 2 157 3 18 4 09 5 8510 6 111 18 60Abbildung 5. Mittels Python generierte Stimuli Datei (Die Stimuli entsprechen der zweiten Zeile der Waves Beschreibung)Abbildung 3. Einfache Stimuli Datei f̈ur Waves.(Pythonskript)(nicht synthesefähig)VHDL Design(synthesefähig)StimuliResponseStimuli Interpreter(einfach)StimuliPythonBibliothekStimuliTestbenchAbbildung 4. Aufbau einer Testbench mit Python.4 Stefan Reichör et al.: Testen komplexer digitaler Schaltungen mit Python1 % CLK DAK IN_PORT R_W AS ADDR_BUS(9) READ_FINISH2 0 0 00001111 1 0 01010101 1 : 60 ns;3 0 0 11110000 1 0 01010101 1 : 60 ns;4 1100 0Abbildung 3. Einfache Stimuli Datei für Waves(Pythonskript)(nicht synthesefähig)VHDL Design(synthesefähig)StimuliResponseStimuli Interpreter(einfach)StimuliPythonBibliothekStimuliTestbenchAbbildung 4. Aufbau einer Testbench mit Python1 % CLK DAK IN_PORT R_W AS ADDR_BUS(9) READ_FINISH2 % 0 0 00001111 1 0 01010101 1 : 60 ns;3 CMD Parameter4 0 05 1 06 2 157 3 18 4 09 5 8510 6 111 18 60Abbildung 5. Mittels Python generierte Stimuli Datei (Die Stimuli entsprechen der zweiten Zeile der Waves Beschreibung)Abbildung 5. Mittels Python generierte Stimuli Datei (die Stimuli entsprechen der zweiten Zeile der Waves Beschreibung).Stefan Reichör et al.: Testen komplexer digitaler Schaltungen mit Python 51 # Declaration of subprograms2 def Clk(param):3 print "0 %d" % param4 def Dak(param):5 print "1 %d" % param6 def In_Port(value):7 print "2 %d" % param8 # ...9 def Wait(time):10 print "18 %d" % time1112 # Higher level subprograms13 def WriteDataBlock(block):14 for data in block:15 Clk(0)16 Wait(5)17 In_Port(data)18 Wait(15)19 Clk(1)20 Wait(20)2122 # Stimuli generation23 Clk(0)24 In_Port(0xf)25 #...26 WriteDataBlock([3,0x20,8,67])Abbildung 6. Python Stimuli Skript– Bildverarbeitung– Numerische Berechnungen– Zufallszahlen mit verschiedensten Verteilungsfunk-tionen– Schnelles Interaktive Austesten von Kommandosmöglich (z.B. in einer Python Shell oder im TexteditorEmacs).– Die eingesetzte VHDL Testbench kann für verschiedeneTestfälle (Stimuli Dateien) verwendet werden. Dadurchwird das Problem verhindert, dass man viele ähnlicheVHDL Testbenches hat, die man gleichzeitig wartenmuss.– Kein Kompilieren notwendig3.3 Andere LösungsmöglichkeitenFür die Generierung der Stimulidaten (wie in Abbildung 5)können natürlich auch andere Sprachen wie Perl, Tcl, Ruby,Scheme, etc. eingesetzt werden. Grundsätzlich ist es sinn-voll, eine Sprache zu verwenden, in der man bereits positi-ve Erfahrungen gesammelt hat. Python hat jedoch den Vor-teil, dass Skripte in dieser Sprache einfacher lesbar und somitauch einfacher wartbar sind als Skripte in Tcl oder Perl.Einen anderen Weg zur gekoppelten Simulation vonHardware und Software geht SystemC [SystemCHomepa-ge(2003)]. Hier wird nicht versucht, eine Hardwarebeschrei-bungssprache so zu erweitern, dass auch Softwareelementeeingesetzt werden können. Es wird vielmehr der umgekehrteWeg gegangen, dass eine Softwaresprache so erweitert wird,dass auch Hardware damit simuliert werden kann. DieserAnsatz bietet folgende Vorteile:– Bestehende Softwarebibliotheken können eingebundenwerden– Hohe SimulationsperformanceDer Nachteil von SystemC ist jedoch der, dass man sich mitder komplexen Sprache C++ herumschlagen muss. Weiterskönnen vergleichbare Applikationen mit Skriptsprachen insignifikant kürzerer Zeit (mindestens Faktor 2 schneller) alsmit statisch typisierten kompilierten Sprachen wie C++ er-stellt werden (siehe auch Table 1 in [Ousterhout(1998)]).4 Zusammenfassung & AusblickDer in diesem Paper gezeigte Ansatz wurde erfolgreichzum Testen eines Asic Designs mit einer Komplexität von500,000 kGates eingesetzt. Dabei wurden einige Testfilesmit Längen von über 10,000 Zeilen Programmcode erstellt.Der große Vorteil bei der vorgestellten Lösung bestand dar-in, dass eine VHDL Testbench zur Simulation von mehrerenTestfällen (durch einzelne Stimulidateien repräsentiert) ver-wendet werden konnte.In weiterer Folge werden wir versuchen, den VHDL Si-mulator mit einem Python Interpreter zu kopplen, damit dieAbbildung 6. Python Stimuli Skript.S. Reicḧor et al.: Testen komplexer digitaler Schaltungen mit Python 179– Bildverarbeitung– Numerische Berechnungen– Zufallszahlen mit verschiedensten Verteilungsfunk-tionen– Schnelles Interaktive Austesten von Kommandosmöglich (z.B. in einer Python Shell oder im TexteditorEmacs).– Die eingesetzte VHDL Testbench kann für verschiede-ne Testf̈alle (Stimuli Dateien) verwendet werden. Da-durch wird das Problem verhindert, dass man vieleähn-liche VHDL Testbenches hat, die man gleichzeitig war-ten muss.– Kein Kompilieren notwendig3.3 Andere L̈osungsm̈oglichkeitenFür die Generierung der Stimulidaten (wie in Abb. 5) könnennaẗurlich auch andere Sprachen wie Perl, Tcl, Ruby, Sche-me, etc. eingesetzt werden. Grundsätzlich ist es sinnvoll, ei-ne Sprache zu verwenden, in der man bereits positive Erfah-rungen gesammelt hat. Python hat jedoch den Vorteil, dassSkripte in dieser Sprache einfacher lesbar und somit aucheinfacher wartbar sind als Skripte in Tcl oder Perl.Einen anderen Weg zur gekoppelten Simulation vonHardware und Software geht SystemC (SystemCHomepa-ge, 2003). Hier wird nicht versucht, eine Hardwarebeschrei-bungssprache so zu erweitern, dass auch Softwareelementeeingesetzt werden können. Es wird vielmehr der umgekehrteWeg gegangen, dass eine Softwaresprache so erweitert wird,dass auch Hardware damit simuliert werden kann. DieserAnsatz bietet folgende Vorteile:– Bestehende Softwarebibliotheken können eingebundenwerden– Hohe SimulationsperformanceDer Nachteil von SystemC ist jedoch der, dass man sichmit der komplexen Sprache C++ herumschlagen muss. Wei-ters k̈onnen vergleichbare Applikationen mit Skriptsprachenin signifikant k̈urzerer Zeit (mindestens Faktor 2 schneller)als mit statisch typisierten kompilierten Sprachen wie C++erstellt werden (siehe auch Table 1 in Ousterhout, 1998).4 Zusammenfassung und AusblickDer in diesem Paper gezeigte Ansatz wurde erfolgreich zumTesten eines Asic Designs mit einer Komplexität von 500 000kGates eingesetzt. Dabei wurden einige Testfiles mit Längenvon über 10 000 Zeilen Programmcode erstellt. Der großeVorteil bei der vorgestellten L̈osung bestand darin, dass ei-ne VHDL Testbench zur Simulation von mehreren Testfällen(durch einzelne Stimulidateien repräsentiert) verwendet wer-den konnte.In weiterer Folge werden wir versuchen, den VHDL Si-mulator mit einem Python Interpreter zu kopplen, damit dieGenerierung des Stimulidateien (wie in Abb. 4) nicht mehrnotwendig ist. Statt dessen werden die Stimuli während derVHDL Simulation direkt vom in die VHDL Simulation ein-gebetteten Python Interpreter berechnet.LiteraturBeazley, D. M.: Python Essential Reference, New Riders, Indeana-polis, Indiane, 2. Auflage, 2001.Bergeron, J.: Writing Testbenches, Kluwer Academic Publishers,Boston, Dordrecht, London, 2000.Hanna, J. P., Hillman, R. G., Hirsch, G. L., Noh, T. H., und Vemuri:R. R.: Using WAVES and VHDL for Effictive Design and Te-sting. Kluwer Academic Publishers, Boston, Dordrecht, London,1997.Ousterhout, J. K.: Scripting: Higher Level Programming forthe 21st Century. IEEE Computer magazine, March 1998,http://home.pacbell.net/ouster/scripting.html.Python Homepage: http://www.python.org.Python Tutorial: http://www.python.org/doc/tut.SystemC Community: http://www.systemc.org.

Testen komplexer digitaler Schaltungen mit Python

http://www.adv-radio-sci.net/2/175/2004/ars-2-175-2004.pdf

Testen komplexer digitaler Schaltungen mit Python

Abstract

Similar works

Full text

Available Versions

Directory of Open Access Journals