A 12 parallel low voltage differential signaling (LVDS) transmitter fabricated in 0.13 μm CMOS is presented. Each LVDS channel can operate over 1.6 Gb/s and includes a programmable pre-emphasis circuit designed to reduce the data-dependent jitter (DDJ) caused by different lengths of PCB traces. Experimental results of the fabricated LVDS confirm the correct operation of the programmable pre-equalization circuit. The power consumption and area per channel is less than 20 mW and 0.084 mm2, respectively.http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6820268Fil: Reyes, Benjamín T. Universidad Nacional de Córdoba. Consejo Nacional de Investigaciones Científicas y Técnicas. Laboratorio de Comunicaciones Digitales; Argentina.Fil: Paulina, German. Fundación Fulgor; Argentina.Fil: Tealdi, Lucas. Fundación Fulgor; Argentina.Fil: Labat, Emanuel. Fundación Fulgor; Argentina.Fil: Sanchez, Raúl. Fundación Fulgor; Argentina.Fil: Mandolesi, Pablo S. Universidad Nacional del Sur. GISEE – LMNE; Argentina.Fil: Hueda, Mario R. Universidad Nacional de Córdoba. Consejo Nacional de Investigaciones Científicas y Técnicas. Laboratorio de Comunicaciones Digitales; Argentina.Telecomunicacione
