Disain ADC-pipeline (analog to digital converter) yang diaplikasikan untuk kamera kecepatan tinggi mengambil

bagian yang penting pada sistem akusisi piksel kolom secara paralel sebagai pengkonversi piksel analog ke

digital. Karena sinyal analog dari sensor kamera CMOS kecepatan tinggi 10,000 frame/s yang dilakukan dengan

menggunakan matrik 64x64 piksel (4096 piksel frame) memerlukan pemrosesan sinyal lebih lanjut

Afandi, Hamzah

Kembaren, Suci Br.

Nur'ainingsih, Dyah

Yapie, Any K.

Gunadarma University Repository

DISAIN KOMPARATOR PRESISI TEKNOLOGI CMOS AMS-0,35J.1IDUNTUK ADC-PIPELINE 80 MSPSAny K. Yapie', Dyah Nur+ainingsih'', Suci Br. Kembaren", Hamzah Afandi".',2,4 Teknik Elektro, 3Teknik Informatika, Fakultas Teknologi Industri,Universitas GunadarmaJI. Margonda Raya 100 Depok, 164241yapie@staffgunadarma.ac.id, 2 dyahnur@staffgunadarma.ac.id, 3suci k@staffgunadarma.ac.id4hamzah@staffgunadarma.ac.idAbstrakDisain ADC-pipeline (analog to digital converter) yang diaplikasikan untuk kamera kecepatan tinggi mengambilbagian yang penting pada sistem akusisi piksel kolom secara paralel sebagai pengkonversi piksel analog kedigital. Karena sinyal analog dari sensor kamera CMOS kecepatan tinggi 10,000 frame/s yang dilakukan denganmenggunakan matrik 64x64 piksel (4096 piksellframe) memerlukan pemrosesan sinyallebih lanjut.Untuk mendukung kinerja kamera tersebut, diperlukan 64 ADC yang dipasang paralel dengan spesifikasi ADCyang harus memiliki laju konversi tinggi, daya dan tegangan rendah, serta resolusi tinggi. Pemilihan ADC jenispipeline dengan resolusi keluaran 8 bit 80 MSPS sangat tepat. Setiap stage ADC-Pipeline dibangun olehkomparator bersama dengan penguat operasional dan sakelar kapasitor, serta clock non-overlapping dan sistemdelay untuk menghasilkan resolusi 8 bit yang seirama. Fungsi komporator sangat signifikan yaitu menghasilkandigital biner dari proses DAC pada saklar kapasitor. Kemampuan komparator yang memiliki kecepatan,tegangan histerisis yang presisi dan daya rendah digunakan untuk mengurangi kesalahan DNL, INL dantegangan residu. Untuk kebutuhan itu dibutuhkan komparator presisi tinggi dengan spesifikasi Vos "" OV,tegangan set poin VSP = 1,65V dan konsumsi daya rendah < ImW.Disain dan sirnulasi Komparator Presisi pada ADC-Pipeline dilakukan dengan perangkat lunak Mentor Graphicsdengan teknologi CMOS AMS-0,35Ilm.Kata kunci : ADC pipeline, I bit per stage, komparator1. Pendahuluan.CMOS untuk sensor gambar telah berkembangdalam beberapa tahun terakhir sebagai altematifyang menjanjikan untuk menggantikan teknologiyang konvensional, yaitu Charge Coupled Devive(CCD). CMOS menawarkan konsumsi daya yangrendah, lebih fungsional dan memungkinkan untukmengintegrasikan sistem terpadu ke dalam chiptunggal.Proyek penelitian dalam pengembangankamera kecepatan tinggi 10.000 frames/s padaGambar 1 memerlukan ADC jenis Pipeline 64 buahsecara parallel[41[6][71. Disain ADC pada Gambar 2dengan kecepatan tinggi yaitu 80 MSPS harusmemiliki akurasi dan resolusi yang tinggi. Untukmendukung kinerja ADC terse but diperlukankomponen penyusun yang valid pada setiapstagenya[1][21.Salah satu komponen tersebut adalahkomparator yang berfungsi untuk membandingkansinyal masukan dengan tegangan acuan (sub-ADC)dan mengubahnya ke dalam biner digital. Spesifikasikomparator harus memiliki tegangan histerisis yangpresisi, kecepatan tinggi dan daya rendah.64.lC"'ixei••64 :eamlkJ DigitalProcessors ElernenrsGambar I. Blok kamera CMOS 10.000 frames/sOne Ek1Per SIage ADC One Ek1Per SIage ADC~------------------f· .· .· .· .h--il >-----<{}-!-----;-JVres(N ...D(N-2)Gambar 2. Diagram ADC Pipeline I-bit! stage3692. Komparator PresisiKomparator presisi diimplementasikan padasetiap stage dari ADC. Disain ini menggunakankomparator presisi dengan pengkoreksi digital untukmeminimalkan kesalahan offset komparator danuntuk memperoleh output yang lebih baik.Komparator berfungsi sebagai pembandingsinyal masukan dengan tegangan acuan (sub-ADC).Keluaran komparator merupakan logika biner 0 atauI. Simbol dan blok diagram komparator presisiditampilkan pada Gambar 3[1][2][3][5].Gambar 3. Diagram Komparator PresisiKomparator ini terdiri dari tiga blok, yaitu Pre-amplifier, rangkaian decision (keputusan) dan outputbuffer (penyangga).- M3-, -i__ r.r~ , '/I t. _ ~!. - Co,TI.".,.:""",1,t-:·~- '._I .,,"'J(a) Rangkaian Pre-amplifier- -- . J .'>- v,>t- t - - -, \~~, II ~ .1, !~t) I M'IO I1 "!v~1; M1 ~_ -- r$htr[1?r t-ils!-:reSI5....,--I (of')(b) Rangkaian DecisionMI3 MI4[ ].j{~ •• --.--...:IL JI.n'} /,fl'-,,....J---,-L _(c) Rangkaian PenyanggaGambar 4. Rangkaian Komparator Presisi370Masing-masing Blok diperlihatkan padaGambar 4. Blok pertama adalah Pre-arnplifier jenisdifferensial dan diatur untuk input kapasitansidengan beban aktif. Ukuran transistor M 1 dan M2ditetapkan dengan mempertimbangkantranskonduktansi diff-arnp dan input kapasitansi.Blok ke-dua adalah umpan balik yang positif ataurangkaian decision, yang merupakan jantung (inti)dari komparator yang berfungsi untuk mengubaharus ke tegangan. Rangkaian ini menggunakanumpan balik positif dari hubungan silang gerbangM8 dan M9 untuk meningkatkan gain dari elemendecision. Dan blok yang ke-tiga adalah outputbuffer, yang mengubah output dari rangkaiandecision menjadi sinyal logika. Inverter (MI8 danM19) ditambahkan untuk mengisolasi apapun bebankapasitansi dari bias penguat diferensialnya.3. Perancangan Komparator PresisiADC l-bit/stage memerlukan sub-ADC yangteliti dan memiliki ketepatan dan kecepatan tinggi.Komparator ini adalah komparator presisi yangmemiliki Vos ""OV seperti Gambar 5.l s-- IV0I+ iV0I-)U V0l0lJT)30 --i15·,··20_------- // ----.~-VSPIS _10 -00_.,/1~~'~i~~I~'-'1~'-'I~'1-"-'1-00 05 10 IS 2' 0 2' 5 ) 0Gambar 5. Transient DC Offset Komparator Presisi.Disain komparator presisi dapat dimulai denganlangkah sebagai berikut;• Mendisain blok pre-amp yang berfungsimengubah level tegangan ke level arus sepertipada Gambar 6, dengan menentukan penguatankomparator Av ::::::5 untuk meminimalkan offseterror dengan Iss = 30J-lA supaya mendapatkanmode bersama pada tegangan= 1,65V.Gambar 6. Rangkaian Pre-ArnpDiketahui VOS3= 1,6SV dan IDJ = ISflA makaukuranM3 adalah:I Kp W 2D3=--(VCSJ +Vmp)2 2L~ (W)3=1,2Ljika L3=O,3Sflm maka W3 = O,4flmDangm3 = J2.kp.: IDJ= 48flANsehingga dapat diketahui nilai gm I;-JKnW1Av= gml- LIgm3CW3l~PL3~S=gml ---)dangml=248flAN48dandapat untuk menentukan ukuran MI ; (W)I=IO,8Ldanjika Ll= 0,3Sf.1mmaka Wl = 3,8flm.Sehingga ukuran M 1=M2 dan M3=M4=MS=M6.Besar10+ = 10- = IS flA (awaI).(1)(2)(3)• Mendisain blok decision, sebagai jantungkomparator yang mengubah arus menjaditegangan dengan menambahkan penggeser levelhisteresis untuk meminimalkan noise yang terjadiseperti pada Gambar 7.10+ ~.)-I J".. tr i-c---r--J-'M7- I [M3-"------J.------"-----r-- GndGambar 7. Rangkaian DecisionUntuk menentukan ukuran M7 sampai denganMII, harus diketahui spesifikasi dari rangkaiandecision, VSP = 1,6SV. Dengan catatan level Vo+dan Vo- dibatasi pada 2VTHN= 0,92V. SehinggaVOS7,!O = 0,6S9V dan Vosu = 0,73V dan ukuranM7=MI0, M8=M9 dan Mll adalah sebagaiberikut;10+ID7=IDJO=T =7,S flAWdan ukuran (-)7,10=2 L=O,3Sflm, W=O,7 umLDengan syarat fl7 = fll0 = flAdan fl8 = fl9 = JlBliB> 2flA sehingga ukuran M8 dan M9 adalahL=O,3SflID,W=I,4 urn,Diketahui ID!! = 30flA, maka(W)II [DII *2 = 4,4L Kn*(Vcs -vmNisehingga nilai L=0,3Sflm, W=I,S4 urn. Dan(4)ukuran M 11;(S)PB _IIss PA 'vSPH = v". -vo, =-'n- jorPB ~PAgm ~+IP.•---) VSPH= VSPL= 40m V dari V sp.(6)• Mendisain blok penyangga (buffer) seperti padaGambar 8 yang merupakan rangkaian pengubahlevel tegangan differensial ke logika biner (0 danI), dengan menerapkan pembiasan sendiri danmenambahkan penyangga not untukmeningkatkan penguatan dan mengisolasi daribeban kapasitifterhadap pembiasan sendiri.VDDi M13V~~illM~OVoM15GndGambar 8. Rangkaian PenyanggaTab 11 P hi M IK Pr . i.e er rtungan anua omparator esrsKomponen Parameter MOS ArusMl 3,S/O,35 NMOS 15M2 3,S/O,35 NMOS 15M3 0,4/0,35 PMOS 15M4 0,4/0.35 PMOS 15M5 0,4/0,35 PMOS 15M6 0,4/0,35 PMOS 15M7 0,7/0,35 NMOS 7,5MS 1,4/0,35 NMOS 7,5M9 1,4/0,35 NMOS 7,5MIO 0,710,35 NMOS 7,5MII 1,54/0,35 NMOS 30MI2 4,210,35 PMOS 30MJ3 2,1/0,35 PMOS 15MI4 2,1/0,35 PMOS 15MI5 0,7/0,35 NMOS 15MI6 0,7/0,35 NMOS 15MI7 1,4/0,35 NMOS 30MIS 4,2/0,35 PMOS 30MI9 1,4/0,35 NMOS 30PD Disipasi 19MOS 396,SuWDimana VO+ dan Vo- bergerak dari titik tengah1,6SV atau VDD/2 maka dapat ditentukan ukuranM 12 sampai M 19 dengan aturan dari gerbangNOT. M18 dan M19 membentuk gerbang NOT,sehingga ukuran transistor PMOS = 2/3 danNMOS = 1/3 jika Ll8,19 = 0,3Sflm, W18= 1,4urn dan W19= 4,2flm. Dengan cara yang samamaka dapat ditentukan ukuran ;M12 ; Ll2 = 0,3Sf.1m,W18= 4,2 urnMI3 dan M14; L13,14 = 0,3Sflm, W13, 14 = 2, I urnMIS dan MI6; LlS,16 = 0,3Sf.1m,W15, 16= 0,7 urnM17; Ll7 = 0,3Sf.1m,W17= 1,4 urn3714. Simulasi Komparator PresisiPada unit komparator presisi (sub-ADC),simulasi ditekankan pada offset komparator danlevel histerisis untuk menekan noise. Simulasipengujian tersebut adalah :• Simulasi Pengujian tegangan offset Vos.~ _ ..._-_._--_ ..._-----.-------"!'U's>"" ----_._----'.'.Gambar 9. Hasil Simulasi Karakteristik VosDengan memberikan masukan Vin- dengantegangan DC 1,65V dan masukan Vin+ variabelDC dari OV sampai dengan 3,3V, didapatkanperubahan keluaran (Vout) dengan titik setpointpada 1,65V. Saat Vin OV s/d 1.65V maka Vout =OV (0) kemudian saat Vin bergerak dari 1,65V s/d3,3V maka Vout = 3,3V (I)• Simulasi Pengujian tegangan setpoint VSP.Hasilnya diperlihatkan pada Gambar 10 dan Tabel2." .•.--:: /'~ •• _ •• m'''''~~'''hi~r-"i!:\~'_ ;!illBGambar 10. Hasil Simulasi Karakteristik VSPTabel 2. Perbandingan Hasil Perhitungan Manualdan Simulasi VSPNo Parameter Manual SimulasiI Vo+ 0,73V s/d 2,57V 0,84V s/d 2,48V2 Vo- 0,73V s/d 2,57V 0,1 V s/d 2,43V3 VSP 1,65V 1,18V372,.-___ • __ , __ °r __ "· • - rr __ .~_. __ ._•••• ..- _H ~::-:-..:~;.~ -s-~~":".,~~;o;.;.:':~-:Gambar 11. Hasil Simulasi Karakteristik PenyanggaTegangan set point penyangga (NOT) pada posisi1,66V mendekati level setpoint perhitungan :1,65V., dengan level keluaran pada logika biner(0= OV dan 1 = 3,3V). Pergerakan tegangan biasdari O,72V sampai dengan 2,6V .• Pengujian transient komparator presisi.~::1..J rr-r- n~ ~II Ir'!\ r' N f'\i: I '\ i\ j \: \ I' .: : ' , i i\1 1 i: : :' ., ~ \r ~! .' ;1 :1 i f t/ I~ I1 ' -,r r 1 j I) :, ,,! 1 ! fl l< ,; if ill jjii I] I: I j! I fJ II I, I IU LJ.£. •••••• - -(a) Sinusoidaltu -" - -: - - - - i- - - - - - - -':i ·1 ,(b) (kotak)Gambar 12. Hasil Simulasi Karakteristik DelayGambar 12 adalah hasil pengujian dengan melihatefek delay perbandingan antara Vin- dan Vin+dengan keluaran Vout. Frekuensi yang diberikanadalah 80MHz. Pada gelombang kotak dihasilkanperbedaan periode tinggi dan rendah dan ini tidakdijumpai pada simulasi dengan gelombang sinus.Tabel3. Perubahan Nilai WfL Pada KomparatorPresisiNo Keterangan Simul-I Simul-2I MI 3,8/0,35 21/0,352 M2 3,8/0,35 21/0,353 M3 0,4/0,35 0,4/0,354 M4 0,4/0.35 0,4/0.355 M5 0,4/0,35 0,4/0,356 M6 0,4/0,35 0,4/0,357 M7 0,7/0,35 0,4/0,358 M8 1,4/0,35 1,4/0,359 M9 1,4/0,35 1,4/0,3510 MIO 0,7/0,35 0,4/0,3511 MII 1,54/0,35 14/0,3512 MI2 4,2/0,35 2,110,3513 MI3 2,1/0,35 2,110,3514 MI4 2,110,35 2,110,3515 MI5 0,7/0,35 1,4/0,3516 MI6 0,7/0,35 1,4/0,3517 MI7 1,4/0,35 1,4/0,3518 MI8 4,2/0,35 2,110,3519 MI9 1,4/0,35 1,4/0,3520 PD 396,8uW 41O,56uW21 VSP 1,18V 1,36VGambar 13. Rangkaian Simulasi -2 KomparatorPresisi.Vt •.•.•..•v •••.. :...;.Gambar 14. Lay Out Komporator Presisi.Gambar 14 adalah lay-out komparator presisidengan ukuran 78llm x 981lm. Perubahan hasilsimulasi pada tegangan VSP diperoleh 1,59V danperubahan delay saat diberikan masukan.gelombangsinus dan kotak. Hal ini dikarenakan perubahan araharus 10+ dan 10- yang menghasilkan Vo+ dan Vo-untuk menentukan tegangan setpoint pada levelmendekati 1,65V, dengan arus bergerak dari Ml l ,dengan perbandingan dari MI2 s/d MI5 yaitu ~12x ~15 = ~Adan ~13 x ~14 = ~B ~B> 2~A., M3 s/dM7 membentuk cermin arus yang berfungsimenghasilkan 10+ dan 10- dan mengkontrol nilaiVo+ dan Vo-. M8 s/d MlO sebagai sumber arustetap untuk bias M5 dan menghasilkan arus Iss.Perubahan nilai W/L komparator presisi ditampilkanpada Tabel3.5. KesimpulanHasil perancangan komparator presisi diperolehnilai komsumsi daya 410,5611W (di bawah ImW).Tegangan set point (VSP) terdapat perbaikan dari1,18V menjadi 1,36V mendekati 1,65V, perubahannilai W/L dari perancangan simulasi-I menjadisimulasi-2 untuk mendapatkan kinerja komparatoryang memiliki presisi yang tinggi dalammengkonversikan biner digital. Disain Lay-outkomparator presisi sebesar 781lm x 981lm.7. Daftar Pustaka[I] Afandi, Hamzah; K, Any; Prasetyo Eri;Heruseto, Brahmantyo, 2009," Design LowPower 130mW Pipeline ADC With Speed 80MSPS 8-bif' Industrial Electronics Seminar2009 of Electronics Engineering PolytechnicInstitute of Surabaya.[2] Afandi, Harnzah; Prasetyo Eri; Paindavoine,Michel, 2007," A 8-bits Pipeline ADC DesignFor High Speed Camera Application" IndustrialElectronics Seminar 2007 of ElectronicsEngineering Polytechnic Institute of Surabaya[3] Baker, Jacob; Boyce, D. E., 1998, "CMOSCircuit Design, Layout and Simulation." IEEEPress on Microelectronic Systems.[4] Dubois, Jerome; Ginhac, Dominique;Paindavoine, Michel; Heyrman, Barthelemy,March 2008, "A 10 OOO/ps CMOS Sensor withMassively Parallel Image Processing", IEEEJournal of Solid-State Circuits, 43(3) :706-717.[5] Purnomo, Joko; Nur'ainingsih, Dyah; Afandi,Hamzah; Prasetyo, Eri, 2009" Disain PenguatOperasional (Op-amp) Dua Stage UntukAplikasi ADC Sigma Delta @) DenganKecepatan Tinggi Menggunakan CMOSTeknologi AMS 0,35pm". Industrial ElectronicsSeminar 2009 of Electronics EngineeringPolytechnic Institute of Surabaya.[6] Prasetyo, Eri; Ginhac, Dominique; M.Paindavoine; July 2005 ,"Principles of CMOSsensors dedicated to face tracking andrecognition", In IEEE CAMP05 InternationalWorkshop on Computer Architecture forMachine Perception[7] Paindavoine, Michel, June 2006, "High-speedcamera with embedded real time imageprocessing', in seminar information technologyof Gunadarma University.373

DISAIN KOMPARATOR PRESISI TEKNOLOGI CMOS AMS UNTUK ADCPIPELINE 80 MSPS

Abstract

Similar works

Full text

Available Versions

Gunadarma University Repository