Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance

Les circuits intégrés de puissance combinent dans une même puce des fonctions logiques digitales, obtenues par des circuits CMOS, associées à des interrupteurs de puissance de type transistors DMOS. La demande pour des applications de plus en plus complexes nécessite l'utilisation de lithographies plus fines pour augmenter la densité de composants CMOS. L'évolution des technologies CMOS oblige à développer des composants DMOS compatibles dans les circuits intégrés de puissance. Le travail de cette thèse se concentre sur la conception de transistors LDMOS haute tension (120 V) compatibles avec un procédé CMOS 0,18 µm sur substrat « silicium sur isolant » (SOI). Différentes architectures de transistors LDMOS à canal N et P ont été proposées et optimisées en termes de compromis « tenue en tension / résistance passante spécifique » à partir de simulations TCAD à éléments finis. Les performances de ces structures ont été comparées en termes de facteur de mérite Ron×Qg qui est le produit entre charge de grille et résistance passante spécifique, mais aussi en termes d'aire de sécurité. Les meilleurs transistors STI-LDMOS et SJ-LDMOS (à canal N) et R-PLDMOS (à canal P) affichent des performances statiques et dynamiques comparables voire parfois supérieures à celles des composants de puissance de la littérature. Différentes mesures effectuées sur les transistors LDMOS réalisés par ATMEL et comparées aux simulations ont permis de valider les simulations effectuées dans cette thèse.Power integrated circuits combine on a same ship digital logic functions from CMOS circuits associated with power switches such as DMOS transistors. The demand for more and more complex applications requires finer lithography in order to increase the CMOS components density. The evolution of CMOS technology requires developing new DMOS components compatible with the power integrated circuits. This thesis focuses on the conception of high voltage LDMOS transistors (120V) compatible with a 0.18 µm CMOS process based on a “silicon on insulator” substrate. Several N and P channel LDMOS transistor designs were studied and optimised in terms of “breakdown voltage / specific on-state resistance” trade-off from finite element TCAD simulations. The performances of the structures were compared in terms of figure of merit Ron×Qg, which is the product between the on-state resistance and the gate charge, and in terms of safe operating area. The best STI-DLMOS and SJ-LDMOS (N-type) and R-PLDMOS (P-type) transistors exhibit static and dynamic performances comparable and sometime superior to those of the state-of-the-art power transistors. Different experimental measurements carried out on LDMOSFETs manufactured by ATMEL and compared with simulations, allowed to validate the simulation results performed in this thesis

Conception de transistors MOS haute tension en technologie CMOS 0,18 m sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance

TOULOUSE3-BU Sciences (315552104) / SudocSudocFranceF

Amélioration des performances du thyristor à l'état bloqué en haute température

National audienceNous présentons dans cet article une architecture thyristor silicium présentant de meilleures caractéristiques à l'état bloqué en haute température. L'amélioration de la tenue en tension, par rapport à un thyristor classique, est rendue possible par une utilisation judicieuse de contacts Schottky sur la face arrière d'un thyristor classique. La présence d'un tel contact permet de réduire l'injection de trous de l'émetteur P+ face arrière dans la base N-, et par conséquent de diminuer le courant de fuite à l'état bloqué et ainsi améliorer la tenue en tension directe à températures élevées. Nous étudions, à partir de simulation TCAD, l'effet de la technique sur une structure thyristor 5 kV symétrique en tension sur ses caractéristiques électriques que nous comparerons à celles d'une structure thyristor classiques et à courtscircuits d'anode

Impact of a backside Schottky contact on the thyristor characteristics at high temperature

International audienceIn this paper, a thyristor structure presenting improved electrical characteristics at high temperature is analysed through 2D physical simulations. The replacement of the P emitter of a standard symmetrical thyristor by a judicious association of P diffusions and Schottky contacts at the anode side contributes to the reduction of the leakage current in the forward direction and hence improves the forward blocking voltage at high temperature. A fine-tune of the anode side configuration will improve the forward off-state behaviour with only a negligible on-state voltage drop degradation. Moreover, the comparison with the conventional anode short thyristor shows that the insertion of Schottky contacts leads to the same improvements that the anode short in terms of off-state characteristics, while keeping the reverse blocking capability

Analysis and Optimization of a Thyristor Structure Using Backside Schottky Contacts Suited for the High Temperature

International audienceIn high current, high voltage, high temperature (T > 125 °C) power applications, commercially available conventional silicon thyristors are not suited because they present high leakage current. In this context, this paper presents a high-symmetrical (voltage) thyristor structure that presents a lower leakage current and higher breakover voltage as compared with the conventional thyristor at T > 125 °C. It is shown through 2-D physical simulations that the replacement of the P-emitter of a standard symmetrical thyristor by a judicious association of P diffusions and Schottky contacts at the anode side contributes to the reduction of the leakage current in the forward blocking state at high temperature. A fine tune of the anode side configuration will improve the forward OFF-state behavior with only a negligible ON-state voltage drop degradation. Moreover, the comparison with the conventional anode short thyristor shows that the insertion of Schottky contacts leads to the same improvements in terms of OFF-state forward break over voltage and leakage current and also presents a high reverse blocking voltage

Variation de la résistance de contact métal/semi-conducteur dans une structure HEMT GaN sous illumination UV

National audienceMalgré la potentialité des composants de puissance HEMT en nitrure de gallium dans le domaine de l'électronique de puissance, de nombreux problèmes de fiabilité limitent encore les performances électriques théoriquement atteignables et nécessitent donc un effort d'analyse et de compréhension. La caractérisation de la résistance à l'état passant de ces transistors est nécessaire pour comprendre la dynamique de certains phénomènes tels que le piégeage. La dégradation de cette résistance a été toujours attribuée au piégeage dans le canal 2DEG, sans tenir compte des contributions possibles des contacts source et drain (métal/semi-conducteur). Dans ce travail, des mesures de résistance, avec et sans illumination UV, sont effectuées sur deux options technologiques différentes pour mettre en évidence l'effet de l'illumination sur les résistances de contact de certains procédés technologiques

A new electro-optical transmission-line measurement-method revealing a possible contribution of source and drain contact resistances to GaN HEMT dynamic on-resistance

International audienceDespite their potential in the field of power electronics, many reliability issues still affect the electrical performance of Gallium Nitride HEMT power devices and require an effort of analysis and understanding. The characterization of the on-state resistance of this transistor is necessary to understand the dynamics of some phenomena such as trapping. The degradation of this resistance has always been related to traps in the 2DEG channel, without taking into consideration possible contributions from the source and drain contacts (metal/ semiconductor). In this work, resistance measurements, with and without ultraviolet illumination, are performed on three different technological options to highlight the effect of illumination on contact resistances

Analysis and optimization of a novel high voltage striped STI-LDMOS transistor on SOI CMOS technology

International audienceThis paper analyses the static and dynamic characteristics of a novel n-type lateral-double-diffused MOS (LDMOS) with a striped Shallow Trench Isolation (STI) structure - called Striped STI-LDMOS - for switching applications in the 100-150 voltage range by means of 3D TCAD numerical simulations. The proposed structure based on a 0.18μm SOI CMOS technology and defined with STI strips and gate field plate fingers located on top of the defined STI, exhibits much lower gate-to-drain (CGD) capacitances and gate charge (Qg) and a better electrical safe operating area (SOA) as compared with a conventional STILDMOS counterpart

Mesure de résistance dynamique de HEMT en GaN à l'échelle de la centaine de nanosecondes

International audienceLes nouveaux composants HEMT en GaN de puissance offrent des performances très intéressantes (haute tension, courant élevés, faible résistance à l'état passant, commutation rapide). Toutefois, le matériau GaN contient encore quelques défauts qui constituent des pièges de porteurs, conduisant à des phénomènes dynamiques qui peuvent être difficiles à mesurer, en particulier aux temps courts. Afin de pouvoir étudier ces phénomènes, nous avons mis au point un banc expérimental permettant de mesurer l'évolution de la résistance à l'état passant du composant en fonction du temps, quelques dizaines de nanosecondes après sa mise en conduction pour des tensions bloquées jusqu'à 1200V. L'utilisation de ce nouvel outil est illustrée sur des composants commerciaux. Des hypothèses sont proposées pour expliquer le comportement observé

DC Gate Leakage Current Model Accounting for Trapping Effects in AlGaN/GaN HEMTs

International audienceA DC leakage current model accounting for trapping effects under the gate of AlGaN/GaN HEMTs on silicon has been developed. Based on TCAD numerical simulations (with Sentaurus Device), non-local tunneling under the Schottky gate is necessary to reproduce the measured transfer characteristics in a subthreshold regime. Once the trap concentration and distribution are determined in the device, the resulting gate leakage current is modeled making use of Verilog-A, for typical operation regimes