Implémentation sur FPGA d'un turbo codeur-décodeur en blocs à haut-débit avec une faible complexité

- Ce papier présente une implémentation sur FPGA (Field Programmable Gate Array) d'un turbo codeur-décodeur en blocs de faible complexité pour des applications à haut débit (i.e. > 25Mbps). Le code retenu pour l'implémentation est le code produit BCH étendu (32, 26, 4)2 (résultant de la concaténation de deux codes BCH étendus (32,26,4)). Les simulations en langage C et la synthèse en VHDL ont permis de montrer que l'utilisation de la structure itérative à traitement par blocs pour l'implémentation du turbo codeur-décodeur peut atteindre un débit de 50 Mbits/s tout en ayant une faible complexité (i.e. < 4500 éléments logiques)

MOBILITE EFFECTIVE DANS LE CANAL D'INVERSION D'UN TRANSISTOR MOSFET REALISE DANS UNE COUCHE MINCE DE SILICIUM POLYCRISTALLIN

Nous avons étudié les caractéristiques électriques de transistors MOSFET réalisés dans une couche de silicium polycristallin déposé par LPCVD et dopé par implantation ionique. La mobilité effective des porteurs dans le canal formé par inversion, déduite de la mesure de la conductance augmente avec la tension appliquée sur la grille ; elle est activée thermiquement et l'énergie d'activation qui est de même nature que la barrière de potentiel aux joints de grains décrite par Seto, décroît lorsque|VG| augmente.We studied the electrical characteristics of MOSFET transistors fabricated in polycrystalline silicon films deposited by LPCVD technique and doped by ion implantation. The effective mobility of the carriers in the inverted channel has been calculated from the conductance measurements.This mobility increases with the gate applied voltage, it is thermally activated and the energy of activation is the same as the potential barrier at the grain boundaries described by Seto, this barrier has been found to decrease when |VG| increases