Fabrication of Mechanically-active Anti-ReflectionSwitch (MARS)

Maste

Reliability Study and Optimization of High Performance High-k/Metal Gate SiGe channel pMOSFETs

Doctor지속적인 CMOS 소자의 성능을 향상을 위해서 최근 게이트 층 영역과 채널 영역에 새로운 물질과 strain engineering이 적용 되고 있다. 게이트 절연층에는 게이트 누설 전류를 줄이면서 게이트 절연막의 물리적인 두께를 증가 시키기 위한 고유전율 절연막/ 금속 게이트의 적용이 성공적으로 이루어 지고 있다. 또한 전자이동도 향상을 위하여 strain 기술과 새로운 채널 물질로서 strained SiGe, contact edge stop layer (CESL), germanium 등 에 대한 연구가 이루어 지고 있다. 그 중 SiGe channel은 Si 공정에 적용이 용이하고 높은 전공 이동도 특성을 가지고 있기 때문에 많은 주목을 받고 있다. 최근 SiGe channel에 고유전율 절연막을 적용시키기 위한 많은 연구가 시도되고 있다. 하지만 SiGe channel을 적용 시키기 위해서는 해결해야 하는 많은 문제점을 가지고 있다. 예를 들어, SiGe channel의 두께, germanium 농도, Si Capping layer 두께, Extension profile 등은 germanium의 계면으로의 확산에 영향을 주어 캐리어의 이동도 감소, boron의 확산 증가로 인한 단채널 효과 증가 등의 문제점을 발생시킨다. 따라서 이와 같은 요인들에 대한 최적화를 하고 영향을 감소 시킬 수 있는 방법에 대한 연구가 수행 되어야 한다. 이와 더불어 기존에 고유전율 물질을 사용할 경우 많은 trap을 발생시켜, 신뢰성 부분에서 많은 문제를 발생시켜왔다. 따라서 SiGe channel을 고유전율 물질에 적용 시키기 위해서는 신뢰성에 대한 연구가 함께 진행이 되어야 한다.본 논문에서는 SiGe channel 성능 최적화를 위해서 extension profile 과 Si capping layer 두 가지 사항에 초점을 맞추었다. 신뢰성 측면에서는 pMOSFET에서 고유전율 물질을 사용하면서 성능 열화의 주요 메커니즘으로 지적된 NBTI 특성을 연구 하였다. 이와 동시에 SiGe channel의 사용은 전공의 이동도를 향상 시키므로 impact ionization의 증가로 이어진다. 따라서 HCI 특성을 NBTI 특성과 함께 연구하여 비교하였다. SiGe에서는 boron의 용해도가 Si 보다 낮기 때문에 boron의 확산이 Si channel에 비해서 많이 이루어 지게 된다. 이로 인해서 shallow junction을 만들기 힘들게 되고, 단채널 효과 열화 현상이 나타나게 된다. 이와 같은 현상을 억제하기 위해서 Ge pre-amorphization implantation (PAI) 방법을 사용하였다. Ge PAI 방법을 사용한 결과 EOT 증가나 계면 열화를 발생시키지 않고, drain induced barrier lowering (DIBL), Vth roll off 와 같은 단채널 효과 열화 현상을 감소시키는 동시에 Ion//Ioff 특성을 증가 시켰다. 신뢰성 측면에서는 Ge PAI를 사용하였을 경우 NBTI 특성에서는 계면 특성에 차이가 나타나지 않았으므로 큰 차이를 보이지 않았다. Si channel과 SiGe channel을 비교 하였을 경우, 높은 에너지 장벽과 Si capping layer의 영향으로 SiGe channel에서 NBTI에 의한 열화 현상이 개선 됨을 확인 할 수 있었다. Ge PAI는 extension 성분에 영향을 미쳤기 때문에, HC 열화에서는Ge PAI 유무에 따라서 차이가 나타났다. Ge PAI를 할 경우 shallow junction을 만들게 되고, 이에 따라서 drain 영역에서 Ge PAI를 하지 않았을 때 보다 더 많은 전계가 걸리게 된다. 따라서 HC에 의한 열화가 Ge PAI를 할 경우 더 많이 일어 나게 된다. 이 연구를 통해서 Ge PAI가 효과 적으로 소자의 성능 향상을 가저 옴을 확인 할 수 있었고, SiGe channel을 사용 할 경우 HC에 의한 열화 특성에 대한 고려가 필요함을 확인 하였다. Si channel MOSFET에서는 NBTI에 의한 성능 성능 열화는 수직한 성분에 의한 영향이 주요 하기 때문에 면적에 대한 의존성이 미비하다. 하지만 SiGe channel에서는 채널 길이를 줄여 가면서 NBTI 특성을 측정한 결과 성능 열화가 심하게 나타나는 현상이 발견되었다. 하지만 채널 폭을 변화시켜 가면서 NBTI 열화를 측정 한 결과 채널 폭에 따른 차이는 거의 나타나지 않았다. 이와 같이 SiGe channel에서 NBTI 특성이 길이에 따라서 열화 되는 이유는, 앞에서 언급한 boron의 확산 때문이다. Boron이 계면에 들어 갈 경우, 산화막의 특성을 열화 시키고, 스트레스에 따라서 쉽게 결합이 깨지게 된다. SiGe channel에서는 boron의 SiGe에서의 낮은 용해도로 인해서 boron 확산이 많이 이루어 지게 되고, 채널 길이가 짧아 질수록 전체 면적에서 이와 같은 확산이 이루어진 부분의 면적이 커지면서, NBTI 열화가 많이 이루어 지게 된다. SiGe channel에서 Si capping layer는 소자의 성능 및 신뢰성 측면에서 영향을 미치게 된다. Si capping layer를 사용할 경우 Si/SiGe heterojunction에 quantum well을 생성하게 된다. 따라서 전공과 계면과의 산란을 줄이게 되어서 이동도 향상을 가져온다. 또한 SiGe channel에서 문제가 되는 계면으로의 germanium 확산을 억제하게 된다. 이로 인해 Si capping layer를 사용할 경우 계면 특성의 향상을 가져온다. 성능 평가를 위해서 주로 RF 특성을 측정하여 비교하였다. 측정 결과 VCO, MIXER와 같은 RF 회로에서 phase noise 발생의 주요 원인이 되는 저주파 노이즈 특성이 Si capping layer를 사용할 경우 향상 되었다. 또한, RF회로에서 소자가 발생 시킬 수 있는 주파수를 결정하는 figures of merit인 cut-off frequency (fT) 와 maximum oscillation frequency (fmax) 특성이 Si capping layer를 사용할 경우 향상 되었다. Si channel과 비교 하였을 경우에도 약 20~30 % 향상 된 특성을 나타내었다. 신뢰성 측면에서는 germanium 확산을 방지 하여서 계면 특성이 Si capping layer를 사용할 경우 개선 되게 된다. 이는 저주파 잡음 측정과 charge pumping current 측정을 통해서 확인 할 수 있었다. 따라서 NBTI 스트레스에 의한 소자의 열화가 Si capping layer를 사용할 경우 감소 하였다. 반면 HCI 스트레스에 의한 성능 열화는 Si capping layer를 사용할 경우 증가하였다. 이는 성능 향상으로 인한 impact ionization의 증가 때문이다. 하지만 NBTI와 HCI으로 인한 소자의 수명을 계산한 결과 동작 전압 영영에서는 NBTI에 의한 열화가 중요한 요소로 작용하고 있음을 확인 할 수 있었다. 따라서 Si capping layer가 성능 향상뿐만 아니라 신뢰성 향상을 위해서도 필요함을 확인 하였다.To achieve continuous performance enhancement, strain engineering and new materials for the gate stack and channel regions should be implemented in CMOS technology. High-k/metal gate stacks to reduce leakage current and decrease equivalent oxide thickness (EOT) have been successfully adopted in MOS field-effect transistor (MOSFET). Hf-based high-k films (HfO2 and HfSiO2) have been considered the most promising candidate for manufacturable high-k material because of its thermal stability, low interface states, and low leakage current. Also, strain engineering and new channel materials such as strained silicon-germanium, a contact edge stop layer (CESL), or germanium have been investigated to improve CMOS devices because of their better ability to enhance mobility and on-current than silicon. Among them, a SiGe channel is widely used because of its high hole mobility and good process compatibility with Si. Much work has focused on integrating metal/high-k gate stacks using this technology. Already, several groups have reported high performance metal/high-k gate stack SiGe pMOSFETs.However, there are still unresolved issues in using SiGe channels in MOSFETs. For example, the SiGe layer thickness, Ge concentration, and Si cap layer thickness affect Ge diffusion, the interface state, and carrier mobility. Therefore, significant effort has been invested in optimizing these factors and reliability characteristics should be investigated. We focused on the effects of extension profile engineering and the role of a Si capping layer in SiGe channel pMOSFETs.The effects of extension profile engineering to suppress boron transient enhanced diffusion (TED) are investigated in Si/SiGe channel pMOSFET. In performance, Ge pre-amorphization implantation (PAI) samples exhibit low drain-induced barrier lowering (DIBL) and a good Ion/Ioff ratio due to suppressed boron diffusion. In reliability, negative bias temperature instability (NBTI) degradation is reduced in Si/SiGe channel pMOSFETs, but hot carrier injection (HCI) degradation is worsened, especially in Ge PAI samples. The results suggest that HCI is an important factor in limiting device life time in Si/SiGe channel pMOSFETs.In addition to this, we present boron transient enhanced diffusion (TED) effects on negative bias temperature instability (NBTI) in SiGe channel pMOSFETs. In the SiGe channel pMOSFETs, the Vth shift is severe as gate length decreased under NBTI conditions. However, in the Si channel pMOSFETs, NBTI degradation doesn’t depend on gate length. Because boron solid solubility is lower in germanium than in silicon, boron diffusion is higher in SiGe channel pMOSFETs. These effects become severe as the gate length decreases and induces more NBTI degradation in short channel SiGe pMOSFETs. When pre-amorphization implantation is used to suppress boron TED, the gate length dependency in NBTI is diminished.Next, we present a comparative study of the effects of the Si capping layer on SiGe channel pMOSFETs for radio frequency (RF) applications. The drive current is increased in Si-capped devices because Si/SiGe heterojunction layers form a SiGe quantum well (QW), which reduces carrier scattering. Conversely, due to Ge diffusing into the gate dielectric, SiGe samples without a Si capping layer suffer severe interface degradation. When using a Si capping layer, RF performance is enhanced and low frequency noise, a key factor in determining phase noise, is reduced. The RF figures of merit (FOM), such as the cut-off frequency (fT) and maximum oscillation frequency (fmax), increase. These results show that a Si capping layer should be used in SiGe channel pMOSFETs.The effect of a Si capping layer on the reliability of compressively strained SiGe channel pMOSFETs is also studied. A Si capping layer forms a SiGe quantum well (QW) and mitigates Ge out-diffusion in the interface. Thus, the Si capped device exhibits improved interface quality which results in increased device performance and greater robustness in negative bias temperature instability (NBTI) stress. Calculated device life time shows that NBTI is a limit device life-time in operation voltage region of 1.2 V. The presented results show that a Si capping layer used in SiGe channel pMOSFETs increases both reliability and performance

Low-Frequency Noise Behavior of La-Doped Hf-Based Dielectric nMOSFETs

1

RF performance degradation in 100-nm metal gate/high-k dielectric nMOSFET by hot carrier effects

1

RF degradation of short channel metal gate/high-k dielectric nMOSFET by hot carrier effect

2

Effective Mobility Extraction of the Advanced MOSFETs Using RF Modeling

2

DC and Reliability Characteristics of 45nm Node MOSFETs with using HfSiON/TiN Gate Stacks

2

Effects of High Pressure Hydrogen Anneal Process on Performance and Reliability in HfO2/SiO2 Dielectric with Contact Etch Stop Layer Stressor

1

High Pressure Hydrogen Annealing Effect of CESL Nitride Stressor MOSFETs with Metal Gate/High-k Dielectric on the Performance and Reliability

1

Novel Extrinsic Series Resistance Extraction Methodology for Nanoscale MOSFETs

1