Novel high precision current mode multiplier/divider circuit based on the translinear principle

Her geçen gün kullandığımız elektronik cihazların daha da küçülmekte olduğu, daha küçük ve çok fonksiyonlu elektronik cihazlara olan ihtiyacın artarak devam ettiği göz önüne alındığında, devre tasarımcılarının devreyi oluşturan MOS tranzistorlardaki ikincil etkileri daha çok dikkate alması gerekliliği ortaya çıkmaktadır. Buradan hareketle gerçekleştirilen bu çalışmada, karesel işlemlerde kullanılan MOS translineer devrelerinin çıkış akım fonksiyonlarındaki küçülen boyutlar nedeniyle oluşan hatanın azaltılmasına yönelik önerilen yöntemle, karekök alıcı ve kare/bölücü devreler tasarlanmıştır. Tasarlanan bu devrelerin birlikte kullanılmasıyla yeni bir çarpıcı/bölücü devre önerilmiştir. Önerilen bu devrenin çıkış akım fonksiyonu, aynı MOS tranzistor boyutlarıyla kurulan klasik yapının çıkış fonksiyonuyla ve ideal fonksiyon ile karşılaştırılmıştır. Önerilen devrenin yüksek doğruluklu olduğu ve devrenin avantajları sunulmuştur. Ayrıca önerilen çarpıcı/bölücü devreyi oluşturan karekök alıcı ve kare/bölücü devrelerin bir VC kontrol gerilimiyle ayarlanabilir olması, önerilen devrenin çıkış akım fonksiyonunun da elektronik olarak ayarlanabilir olmasını beraberinde getirir. Bunun yanında önerilen çarpıcı/bölücü devreyle yüksek doğrulukta çıkış akım fonksiyonu elde edilebilmenin yanı sıra bu devrede emsallerine göre daha küçük boyutlarda MOS tranzistor kullanımı mümkün olmaktadır. Böylece kırmık üzerinde çok daha az yere ihtiyaç olacak ve yüksek frekanslarda çalışmaya olanak yaratılmış olacaktır. Önerilen çarpıcı/bölücü devrenin uygulaması olarak bir frekans katlayıcı devre de gerçekleştirilmiş ve önerilen devrenin, klasik yapılarla kurulacak olan devreye göre çok daha yüksek doğrulukla çıkış akımı ürettiği gösterilmiştir. Tüm analizler SPICE benzetim programında gerçekleştirilmiştir. Anahtar Kelimeler: MOSFET ikinci dereceden etkilerin azaltılması, karekök alıcı devre, kare/bölücü devre, çarpıcı devre, frekans katlayıcı.Electronic devices we use in our daily life are getting smaller from day to day and the need for smaller and more functional devices is increasing. This leads researchers to reduce chip area and power consumption, to develop new design techniques and to use smaller devices on the circuits. It is well known that the decrease in dimensions of MOS transistor in IC fabrication technology affects MOS transistor performance and the MOS transistor voltage current relationship changes from square law to linear. Therefore errors may occur in the output current function of the current mode circuits employing small sized MOS transistors. Nowadays, due to the decrease in dimensions of MOS transistors in IC fabrication, second order effects cause more errors in the MOS transistor performance. Actually drain current expression includes effects of W, L and VDS on effective threshold, velocity saturation effects, effective mobility dependence on normal field and channel length modulation. Especially, the short channel effects become more important in MOS transistors at channel lengths of about 1 m or less and require modifications to the MOS models as well as the circuits that are designed using these MOS transistors. Due to the second order effects small sized MOS transistors do not operate properly and therefore errors may occur in the output current function of the current mode circuits employing these transistors. The multiplication of two current signals is one of the most important operations in analog signal processing. Recently several CMOS multipliers have been reported and some of them are based on MOS translinear principle. Translinear circuit principle which was originally formulated for loops of bipolar transistors is generalized and the MOS translinear loop (MTL) principle is derived by Seevinck in 1991. MTL circuits are designed by applying MTL principle and used in synthesizing many nonlinear signal processing functions such as square rooting. Square root and squarer/divider circuit are two important structures of the MTL circuits and a multiplier/ divider circuit can be obtained by using both square root and squarer/divider circuit. In this paper, a method is proposed to reduce the errors generated by the second order effects in the current mode circuits employing MOS translinear loop. This method is applied to the current mode the square root and squarer/divider circuit. Thus high precision square root circuit and high precision squarer/divider circuit are proposed. Furthermore multiplier/divider circuit which contains these proposed circuits is designed and presented. Proposed circuits have been simulated with SPICE simulator using 0.35 µm CMOS technology parameters. The small signal and DC transfer characteristics of the current functions of the proposed circuit and the conventional circuit are observed. The DC transfer characteristics of the output current function of the proposed multiplier/ divider circuit shows approximately the ideal current function and the output current function of the conventional circuit is very different from the ideal curve. The output current function of the proposed circuits can be controlled by a control voltage. The small signal bandwidth of the proposed multiplier/divider circuit is about 50 MHz. Analog building blocks such as analog modulator, frequency doubler and etc. can be easily obtained using the proposed multiplier/divider circuit. The frequency doubler circuits are used in microwave, radar and wireless communication circuits frequently. So a frequency doubler circuit is designed as an application of the proposed multiplier/divider circuit and the transient analysis of this circuit is given in this study. Absolute error of the current function of the frequency doubler circuit is observed. The proposed method enables the use of much smaller transistors and the circuits to be designed are smaller than their counterparts. Thus they may be operated at much higher frequencies. The main advantages of the proposed circuit are reduced errors of the output current function, a smaller area on the chip, possibility of controlling the output current with the control voltage, operation at higher frequencies and more efficient power consumption. The proposed circuit is appropriate to be used for filtering in square root domain, fuzzy logic controllers, artificial neural networks, modulators, phase discriminators, adaptive filters, RMS-DC converters, sine/cosine synthesizers, cryptography systems etc. Keywords: reduction MOSFET's second order effects, square root circuit, squarer/divider circuit, multiplier circuit, frequency doubler

Reducing The Errors In Mos Translinear Loop Circuit Used In Square Calculations

(Doktora) -- İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, 2007(PhD) -- İstanbul Technical University, Institute of Science and Technology, 2007Bu tez çalışması, karesel işlemlerde kullanılan MOS translineer çevrimli devrelerde hatanın azaltılmasına yönelik önerilen yöntem ve bu yöntemin kullanıldığı temel yapılar ile bu yapıların uygulamalarını içerir. Çalışmada MOS translineer çevrimle kurulmuş devrelerin çıkış akım fonksiyonlarında, MOS tranzistor ikincil etkileri nedeniyle oluşan hataların azaltılmasına ilişkin bir yöntem önerilmiş ve önerilen yöntem kullanılarak karekök alıcı, kare alıcı/bölücü ve çarpıcı/bölücü gibi temel yapılar tasarlanmıştır. Önerilen bu temel yapılarla karekök bölgede çalışan süzgeçler, geçişiletkenliği elemanları, analog modülatör ve frekans katlayıcı devre uygulamaları gerçekleştirilmiştir. Aynı zamanda bu devreler, klasik yapılarla da kurulmuş ve karşılaştırmalı analizler gerçekleştirilmiştir. Bu yöntemin uygulanmasıyla, karesel işlemlerde kullanılan MTL çevrim devrelerinin çıkış fonksiyonunda oluşan hatalar azaltılabilecek ve bu tür devrelerde küçük boyutlu MOS tranzistor kullanımı da mümkün olacaktır. Ayrıca, önerilen yöntemle kurulan devreler kırmık üzerinde emsallerine göre çok daha az yer kaplayacak ve böylece yüksek frekanslarda çalışmaya olanak yaratılabilecektir. Bunun yanında, önerilen devrelerin çıkış akım fonksiyonlarında, kontrol gerilimi ile değişim yapmak mümkündür. Bu da tasarımcıya elektronik olarak ayarlanabilir, doğruluğu artırılmış MTL devreleri gerçekleme olanağı vermektedir. Yapılan tüm analizler, SPICE benzetim programı kullanılarak 0.35μm TSMC LEVEL 3 CMOS parametreleri ile gerçekleştirilmiştir.This thesis includes the proposed method used in square calculations for reducing the errors in MOS translinear loop circuit, the main structures and applications which this method used in. In this study, a method to reduce the errors generated by the second order effects in the output current function of the MOS translinear loop circuit is proposed, also square-root circuit, squarer/divider and multiplier/divider circuit designed using this method. Analog building blocks such as square root domain filters, transconductance circuits, analog modulator and frequency doubler circuit designed using proposed main structures in this thesis. Also the application circuits were designed with conventional structures and their comparing analyses were done. By using this method, the output function errors in the MTL circuits used in square calculations can be reduced and the small sized MOS transistors can also be used in these types of circuits. Furthermore, the proposed method enables the circuits to be designed need smaller chip size than their counterparts. Thus they may be operated at much higher frequencies. Moreover, the output current function of the proposed circuits can be controlled by a control voltage. This gives an opportunity to the designer to create high-precision electronically tunable MTL circuits. All of the analyses were performed using TSMC 0.35μm. LEVEL 3 CMOS process parameters with SPICE simulator.DoktoraPh

A flux controlled electronically tunable fully floating OTA based memristor emulator

In this paper, flux controlled high frequency floating/grounded type memristor emulator circuit based on single OTA (Operational Transconductance Amplifier) is introduced by using CMOS technology. The emulator is realized using single OTA, multi output transconductance amplifier, a grounded resistor and a grounded capacitor. The proposed circuit can be configured in both incremental and decremental topology by changing the connections. The proposed circuit has been simulated in LT-Spice using 0.18 μm CMOS parameters at a supply voltage of ± 1.5 V. The memristor characteristics can be electronically tuned by changing the transconductance of the OTAs. In addition, with change of the capacitor value in the proposed circuit, the pinched hysteresis loop observed in the current versus voltage plane can be held at higher frequencies. The proposed emulator circuit performs well up to 20 MHz. © 2022, The Author(s), under exclusive licence to Springer Science+Business Media, LLC, part of Springer Nature