3 research outputs found

    ネットワーク仮想化におけるパケット処理のための並列メモリシステムアーキテクチャ

    Get PDF
    京都大学新制・課程博士博士(情報学)甲第23326号情博第762号新制||情||130(附属図書館)京都大学大学院情報学研究科通信情報システム専攻(主査)教授 大木 英司, 教授 守倉 正博, 教授 岡部 寿男学位規則第4条第1項該当Doctor of InformaticsKyoto UniversityDFA

    Packet Processing Architecture with Off-Chip Last Level Cache Using Interleaved 3D-Stacked DRAM

    No full text
    corecore