Implementación de Circuitos Self-Timed de 2 y 4 Fases en FPGAs

Versión electrónica de la ponencia presentada en Jornadas de Computación Reconfigurable y Aplicaciones, celebrado en Madrid en 2003Aunque los dispositivos programables tipo FPGAs están diseñados para la implementación eficiente de circuitos síncronos, en la actualidad constituyen la única opción disponible para prototipado rápido de circuitos self-timed. En este artículo se presentan algunas ideas para el diseño de estos circuitos en FPGAs, para dos principales protocolo: 2 y 4 fases. Como caso de estudio, se ha elegido la multiplicación binaria. Se ilustra el funcionamiento de estos circuitos y se realiza una comparación entre las dos opciones de sincronización. También se resumen los principales resultados en área, velocidad, retardo de pistas y fanout. Como marco tecnológico se utiliza una FPGA Xilinx Virtex II

MICROACELERÓMETRO MEMS, DISEÑO, ANÁLISIS ESTRUCTURAL Y ELECTROSTÁTICO (MEMS MICROACCELEROMETER, DESIGN, STRUCTURAL AND ELECTROSTATIC)

En ese trabajo se describe el diseñó de un microacelerómetro de bajo consumo de potencia con tecnología MEMS; se obtuvo un microacelerómetro de 159 μm x 109 μm. Se realizó un mesh por el método de elementos finitos, para su análisis estructural y electrostático, esto con el software COMSOL MULTIPHYSICS 5.1, para comprobar su eficiencia y buen funcionamiento. Debido a que es un sensor de movimiento inercial tipo capacitivo, su principal aplicación es en los disparadores de bolsas de aire de automóviles; el cual podría impactar en la industria automotriz y de consumo.This paper describes the design of a low power consumption micro-accelerometer with MEMS technology; the dimensions of microaccelerometer computed were 159 μm x 109 μm, a mesh was obtained by the finite element method, for its structural and electrostatic analysis, this with the COMSOL MULTIPHYSICS 5.1 software, to verify its efficiency and good performance. The main application of microaccelerometers is in automobile airbag triggers, which could impact the automotive and consumer industries

Implementación de un multiplicador de punto flotante de doble precisión basado en el estándar IEEE 754-2008

Este artículo presenta la síntesis, a partir de la descripción en VHDL de un multiplicador de punto flotante, basado en el estándar para Aritmética de Punto Flotante de IEEE (754™-2008) para microprocesadores, del cual se utiliza el formato binario para precisión doble de 64 bits. El estándar define formatos para representar diferentes tipos de datos los cuales son: normal, subnormal, cero positivo, cero negativo, infinito positivo, infinito negativo y un no número (NaN). Muchas aplicaciones basadas en procesadores embebidos requieren la capacidad para realizar operaciones aritméticas de punto flotante, lo cual es fundamental para una mejor precisión y desempeño del sistema en el procesamiento de los datos. Además de definir una solución de hardware, también, se implementa el diseño de un multiplicador de punto fijo, mediante el algoritmo de Booth.Palabra(s) Clave(s): FPGAS, IEEE-754, multiplicación, punto flotante, VHDL

Reconocimiento de micro partículas de polen con algoritmos de procesamiento de imágenes implementados en dispositivos reconfigurables

Resumen: En este artículo se presenta una propuesta de un dispositivo capaz de identificar y enumerar las diversas familias de esporas de polen existentes a partir de una muestra obtenida. Este dispositivo cuenta con la implementación de dos algoritmos, el primero se enfoca al procesamiento de imágenes y el segundo a la extracción de firmas de las imágenes ya procesadas, de ésta forma es posible obtener la identificación y clasificación de cada una de las esporas de polen en la muestra, para así posteriormente hacer el conteo. Este proyecto se lleva a cabo utilizando una videocámara Costar SI-C400N adaptada a un microscopio, la tarjeta de desarrollo DE2i Altera, basada en un dispositivo Cyclone IV FPGA, memorias embebidas y un Softcore NIOS II. Esto será de gran utilidad en el área de la medicina, siendo más objetivos en el área de la alergología e inspección. Para la realización del proyecto se desarrollan las siguientes etapas, la primera está basada en la extracción de la imagen, esto se desarrolla con la ayuda de una videocámara montada en un microscopio con el cuál obtendremos el video de la muestra de esporas de polen a tratar. Se utiliza una videocámara la cual proporciona a su salida una señal analógica, dicha señal es introducida en la tarjeta para desarrollar el procesamiento adecuado. Al adquirir el video, éste es almacenado en la memoria SDRAM, la siguiente etapa se basa principalmente en leer el video almacenado y procesarlo correctamente con la ayuda del Softcore NIOS II, el cual tiene los algoritmos programados con lenguaje de alto nivel para hacer el procesamiento adecuado sobre el video entrante. En la tercera etapa, se guarda el video ya procesado en la memoria SRAM, para finalmente ser mostrado mediante el puerto VGA. Palabras clave: FPGA, Softcore NIOS II, memorias embebidas, Procesador, procesamiento de imágenes, sistemas embebidos, microscope, SDRAM memory, SRAM memory, VGA port

DESIGN AND IMPLEMENTATION ON A FPGA OF A FACIAL RECOGNITION SYSTEM USING “EIGEN FACES”

Automated Facial recognition is a very complex problem due to the many factors that affect the way an image of a person’s face looks. Most of these have no relation to the actual identity of the person. The algorithms used to solve this issue can take advantage of a high level of parallelism and the applications require real time processing. For these reasons, an implementation on hardware is very convenient. In this article, such implementation is presented using a Xilinx Virtex 6 FPGA using one of the most common algorithms, called Eigen Faces

Methodology to improve the model of series inductance in CMOS integrated inductors

This paper presents a systematic optimization methodology to achieve an accurate estimation of series inductance of inductors implemented in standard CMOS technologies. Proposed method is based on an optimization procedure which aims to obtain adjustment factors associated to main physical inductor characteristics, allowing to estimate more accurate series inductance values that can be used in design stage. Experimental measurements of diverse square inductor geometries are shown and compared with previous approaches in order to demonstrate and validate presented approach.National Council of Science and Technology of México (CONACYT) TEC2013-45638-C3-3-RSpanish Ministry of Economy and Competitiveness TEC2013-45638-C3-3-REuropean Regional Development Fund TEC2013-45638-C3-3-RConsejería de Economía, Innovación, Ciencia y Empleo de la Junta de Andalucía P12-TIC-148

Reconocimiento de patrones de tensión-deformación de los ligamentos de una articulación. Implementación en Virtex II

Versión electrónica de la ponencia presentada en III Jornadas de Computación Reconfigurable & FPGAs, celebrado en Madrid en 2003En este trabajo se presenta la implementación de un sistema electrónico de clasificación de patrones de señales de deformación-tensión para el estudio de los ligamentos de la rodilla. En esta experimentación preliminar, se han utilizado gatos de laboratorio. El objetivo es obtener las señales necesarias para realizar el análisis del comportamiento dinámico de los ligamentos estabilizadores de la rodilla. El sistema fue descrito en VHDL e implementado en una FPGA Xilinx Virtex II.Este trabajo se financia con el proyecto de investigación de referencia 01/0371 del Fondo de Investigaciones Sociosanitarias. El diseño y construcción de los sistemas basados en FPGAs y microcontroladores ha sido parcialmente financiado por el proyecto TIC 001- 2688-C03-03 del Ministerio de Ciencia y Tecnologí

IMPLEMENTACIÓN DEL SISTEMA HANUMAN EN MENSAJERÍA INSTANTÁNEA (HANUMAN SYSTEM IMPLEMENTATION ON INSTANT MESSENGER)

Resumen El uso de los servicios de mensajería instantánea en la comunicación personal, y de negocios entre miembros de distintas organizaciones y sus clientes, pone a los mensajeros instantáneos a la mira de agentes mal intencionados. En este trabajo se presenta una exploración al uso de la Encriptación Autenticada con Dato Asociado, como una alternativa que permita la identificación del usuario y la integridad del mensaje recibido. El sistema implementado se basa en el algoritmo HANUMAN de la familia de algoritmos de encriptación PRIMATE. Para probarlo, se creó un servicio de mensajería instantánea en Python v3.8 que realiza la encriptación del mensaje previo a su envio. Las propiedades del tipo de encriptación permitieron verificar la integridad del mensaje. Palabras Clave: Cifrado HANUMAN, Criptografía Autenticada, Mensajería Instantánea, Seguridad Informática. Abstract The use of instant messaging services in personal and business communication between staff of different organizations and their clients put instant messengers in the sights of malicious agents. This paper presents an exploration of Authenticated Encryption with Associated Data, as an alternative that allows user authentication and the integrity of the received message. The system used was the HANUMAN algorithm from the PRIMATE family of encryption algorithms. To test it, an instant messaging service was created in Python v3.8 that performs the encryption of the message before to its delivery. The encryption type properties allow us to identify the integrity of the message. Keywords: Authenticated Cryptography, Computer Security, HANUMAN encryption, Instant Messenger

Sistema electrónico para el análisis y rehabilitación de lesiones en el ligamento cruzado anterior

Tesis doctoral inédita leída en la Universidad Autónoma de Madrid. Escuela Politécnica Superior, Departamento Ingeniería Informática. Abril 200

Design of a Mathematical Unit in FPGA for the Implementation of the Control of a Magnetic Levitation System

This paper presents the design and implementation of an automatically generated mathematical unit, from a program developed in Java that describes the VHDL circuit, ready to be synthesized with the Xilinx ISE tool. The core contains diverse complex operations such as mathematical functions including sine and cosine, among others. The proposed unit is used to synthesize a sliding mode controller for a magnetic levitation system. This kind of systems is used in industrial applications requiring high level of mathematical calculations in small time periods. The core is designed to calculate trigonometric and arithmetic operations in such a way that each function is performed in a clock cycle. In this paper, the results of the mathematical core are shown in terms of implementation, utilization, and application to control a magnetic levitation system