CHARGE PUMPING IN SILICON ON INSULATOR STRUCTURES USING GATED P-I-N DIODES

Nous présentons une extension de la technique de pompage de charge sur des diodes P+IN+ à grille de contrôle, fabriquées sur silicium sur isolant. Cette méthode nous permet d'accéder aux propriétés des interfaces des structures SOS et SIMOX, tout en évitant l'utilisation de transistors MOS à 5 contacts. Les mesures effectuées sur SIMOX en pulsant la grille et/ou le substrat révèlent l'existence d'une forte densité d'états d'interface rapides et de pièges volumiques au voisinage de l'oxyde enterré.The extension of the charge pumping technique to gated P+IN+ diodes fabricated on silicon on insulator is analysed. This method allows us to evaluate the interface properties in SOS and SIMOX structures, without the need for 5-terminal MOS transistors. The experiment, performed on SIMOX films by pulsing both the gate and substrate, reveal the existence of a high density of fast interface states and bulk traps near the buried oxide

HOT ELECTRON RELIABILITY OF DEEP SUBMICRON MOS TRANSISTORS

Nous étudions la dégradation des performances des transistors MOS ultra-courts (0.3 µm - 0.6 µm) engendrée par l'injection de porteurs chauds. Ces dispositifs ont un canal N, une structure conventionnelle (non LDD) et ont été optimisés pour fonctionner à 3 V. Plusieurs types de contraintes out été analysés. Un suivi systématique des paramètres importants a été réalisé en cours de vieillissement, la dégradation étant ensuite évaluée par des méthodes de caractérisation fine. L'influence des tensions d'alimentation sur la durée de vie des dispositifs est étudiée. Ces résultats sont interprétés en tenant compte de l'extension de la zone de défauts et du taux de génération locale d'états d'interface.The hot electron induced degradation of fully optimized N-channel MOSFET's, having channel lengths in the range 0.3 µm - 0.6 µm, is systematically investigated. The created defects and their influence on the device performance are evaluated with very sensitive techniques and explained using 2D modelling. The device lifetime is analysed as a function of the biasing conditions. These results are interpreted by taking into consideration the extension of the defective region as well as the local generation rate of interface states