Extending icinga monitoring capabilities

Nagios and Icinga are very popular IT infrastructure monitoring systems. Several commercial systems are also based on or evaluated from them. The paper presents the experiences with Icinga in the Institute of Computer Science WUT. Practical usage revealed some system shortages related to many worthless plugins, configuration problems and the Icinga modules itself. They are addressed in this paper by some extensions developed towards deeper diagnostic analysis of the monitored systems and mobile and Internet of Things systems monitoring support

Fault Injection Framework for FPGA Devices

Z racji znacznego stopnia integracji współczesnych układów VLSI możliwości ich diagnostyki za pomocą tradycyjnych narzędzi są bardzo ograniczone. Wstrzykiwanie błędów umożliwia kompleksowe testowanie systemów komputerowych metodą symulacyjną. W artykule przedstawiono narzędzie automatyzujące symulowanie błędów w układach FPGA. Środowisko umożliwia eksperymentalną ocenę wiarygodności układów, pozwala obserwować i zaburzać sygnały z poziomu mikroarchitektury układu czy bloku sterowania. Badany układ w trakcie testu pracuje z pełną prędkością, co pozwala zminimalizować czas testowania.The paper presents JiTO - a new fault injection framework for dependability evaluation of FPGA-based systems modeled in HDL. JiTO consists of PC/Windows application and JFIM - hardware diagnostic block designed in VHDL (Fig. 1). JFIM implements and extends IEEE1149.1-1990 (JTAG) by new mechanisms of hardware breakpoints, internal signals acquisition, support for emulation of external devices, and fault injection (Figs. 1 and 2). It is FPGA-vendor independent. The target device in HDL has to be instrumented with JFIM - highly configurable architecture enables access to any location in a target device and many types of experiments. The device under test operates at normal clock frequency, which ensures high efficiency of the testing process. The whole experiment consists of 3 phases (Fig. 3). The first one is the experiment configuration: selection of state probes, workload for device, definition of test scenario for external interfaces of the target device, workload result definition, and definition of faults. The second phase is collecting probed states of device internal signals during undisturbed, referenced workload execution. The last phase is a series of executions with faults injected (at full device clock speed) - JiTO conducts them automatically, collects selected signal states after fault injection for further analysis and automatically classifies the fault impact on the examined system. Section 5 presents preliminary results of JiTO usage with some benchmarking applications on 8051 microcontroller implementation from Oregano Systems [7] (Tab. 1 and Fig. 4)

Fault Sensitivity of Explicit DMC and GPC Algorithms

This paper studies dependability of software implementation of DMC (Dynamic Matrix Control) and GPC (Generalised Predictive Control) Model Predictive Control (MPC) algorithms. Explicit formulation of algorithms is considered in which the control laws are calculated off-line. Dependability is evaluated using software implemented fault injection approach. Tests are performed in the control system of a remotely controlled robot vehicle used in nuclear plants

Symulacja błędów w analizie wiarygodności w systemach czasu rzeczywistego

The paper presents the fault injection approach applicable for dependability evaluation of real-time systems. The developed fault injection environment, called InBochs, is based on modified system emulator Bochs. It is highly flexible in terms of fault specification and results observability reflecting in rich feedback information for a target system developer. The low overhead of the InBochs fulfills tight requirements for RT-system evaluation testbeds. The paper describes the methodology of dependability evaluation basing on an exemplary process control task.Wszechobecność systemów wbudowanych i czasu rzeczywistego niesie za sobą potrzebę analizy ich wiarygodności. Dotyczy to nie tylko systemów w zastosowaniach krytycznych (jak aeronautyka, czy sterowanie procesów przemysłowych), gdzie głównym aspektem jest bezpieczeństwo, ale także popularnych urządzeń życia codziennego, od których użytkownicy również oczekują określonego poziomu niezawodności i dostępności. Niezbędna jest więc analiza odporności systemów na różnego rodzaju zakłócenia, m.in. na rosnące niebezpieczeństwo zakłóceń przemijających w systemie cyfrowym, w szczególności tzw. SEU (ang. Single Event Upsets [1], efektem których mogą być przekłamania wartości logicznych w elementach pamięci). Omówiono szereg aspektów analizy eksperymentalnej przy wykorzystaniu techniki programowej symulacji błędów w kontekście badań systemów czasu rzeczywistego oraz przedstawiono system InBochs, który może być zastosowany m.in. do eksperymentalnej analizy wiarygodności systemów wbudowanych oraz czasu rzeczywistego. Bazuje on na programowym emulatorze systemu komputerowego Bochs [5]. Spośród innych rozwiązań ([2] i referencje) InBochs umożliwia m.in. abstrakcję czasu ukrywającą narzuty symulatora oraz język skryptowy symulacji błędów. Jego praktyczna użyteczność została potwierdzona eksperymentami dla dwóch różnych systemów czasu rzeczywistego (RTAI [7, 9] oraz Phoenix [8]) realizujących zadanie sterownika GPC w wersji analitycznej dla procesu reaktora chemicznego (opis w [6] i referencje)

Analysing system susceptibility to faults with simulation tools

Abstract. In the paper we present original fault simulation tools developed in our Institute. These tools are targeted at system dependability evaluation. They provide mechanisms for detailed and aggregated fault effect analysis. Based on our experience with testing various software applications we outline the most important problems and discuss a sample of simulation results.

Analiza wrażliwości na błędy algorytmów kryptograficznych

The paper deals with the problem of evaluating of the operation of software implemented cryptographic algorithms in the presence of transient faults. For this purpose we use an original fault simulator. We have also proposed fault-hardening schema to increase dependability of cryptographic techniques. They were verified in many experimental studies.Praca przedstawia analizę wrażliwości oprogramowania implementującego popularne algorytmy kryptograficzne na błędy przemijające. Wykorzystywany w tym celu jest oryginalny system wstrzykiwania błędów. Rozdział 2 omawia analizowane algorytmy kryptograficzne, DES i RSA, również w kontekście różnych ich implementacji komercyjnych (biblioteki kryptograficzne). Użyty w pracy system symulatora błędów (o nazwie FITS) zaprezentowano w rozdziale 3. W sposób automatyczny przeprowadza on serie wykonań aplikacji testowanej, podczas których generuje pojedynczy błąd w wybranych zasobach systemu w ramach kontekstu testowanej aplikacji. Symulator obserwuje wpływ wygenerowanego błędu na wykonywanie się testowanej aplikacji (m.in. odnotowuje wystąpienie sytuacji wyjątkowych, komunikatów od aplikacji [15, 16]) i dokonuje automatycznej oceny poprawności ewentualnego wyniku jej działania (w tym przypadku weryfikuje zaszyfrowaną wiadomość). W rozdziale 4 przedstawiono wrażliwość na błędy implementacji podstawowych analizowanych algorytmów (bez jakichkolwiek mechanizmów detekcji lub tolerowania błędów - tab. 1). Wartym podkreślenia jest fakt, iż oprócz błędnych szyfrogramów zaobserwowano też przypadki krytyczne, w których nastąpił wypływ (częściowy lub całkowity) szyfrowanego komunikatu w wiadomości wynikowej. W kolejnym kroku zaproponowano więc sposoby programowego uodpornienia algorytmów na analizowane błędy (rys. 1). Zostały one zweryfikowane eksperymentalnie, potwierdzając skuteczność zaproponowanej metody zabezpieczenia (tab. 2, 3)

Fault injection stress strategies in dependability analysis

Abstract: The paper deals with the problem of testing computer system’s susceptibility to hardware faults by means of software implemented fault injectors. Basing on our experience with fault injection techniques we present various strategies of fault stressing in relevance to fault impact analysis in the function of the application input data profile, fault injection profile in time and space, resource activities etc. We discuss the problem of test result qualification and significance. Fault hardening at the software level is also outlined. The considerations presented are illustrated with numerous experimental results obtained in Windows and Linux environments

Fail-bounded implementations of the numerical model predictive control algorithms

Methods of fault-hardening software implementations of the numerical Model Predictive Control (MPC) algorithms are discussed in the paper. In particular, Generalized Predictive Control (GPC) algorithms are considered. The robustness of these algorithms with respect to faults is crucial for process safety and economic efficiency, as faults may result in major control performance degradation or even destabilization. Therefore, fault-hardening of GPC algorithms is an important issue. The fault sensitivity of the non-fault-hardened algorithms implementations and the effectiveness of the fault hardening procedures are verified in experiments with a software implemented fault injector. These experiments refer to the control system of a chemical plant. Experience with fault simulations resulted in some methods of fault-hardening which are described in detail. Improvement of the dependability of the GPC algorithms is commented for each of the proposed fault-hardening mechanism