Etude et synthèse de résines positives sensibles aux électrons et aux rayons X utilisées dans les procédés de microlithographie

En vue d'améliorer la sensibilité des résines positives deux directions de recherche ont été poursuivies : — l'une a trait aux poly(méthacrylates d'alcoyle) fluorés sur la chaîne ester avec des structures et des longueurs de chaînes différentes, — l'autre a trait aux poly(α-cyanoacrylates d'alcoyle). Les caractéristiques lithographiques des différentes résines synthétisées et exposées à l'action d'un rayonnement (électrons et RX) font l'objet de ce travail

Etude et synthèse de résines positives sensibles aux électrons et aux rayons X utilisées dans les procédés de microlithographie

In order to enhance the sensitivity of positive resists, two directions of research have been followed : — the first one concerns the incorporation of fluorine atoms into poly(alkylmethacrylate) ester chain of different length and structure, — in the second one concerns poly(alkyl α-cyanoacrylates). The lithographic characteristics of the different resists under electron and X ray radiations are given here.En vue d'améliorer la sensibilité des résines positives deux directions de recherche ont été poursuivies : — l'une a trait aux poly(méthacrylates d'alcoyle) fluorés sur la chaîne ester avec des structures et des longueurs de chaînes différentes, — l'autre a trait aux poly(α-cyanoacrylates d'alcoyle). Les caractéristiques lithographiques des différentes résines synthétisées et exposées à l'action d'un rayonnement (électrons et RX) font l'objet de ce travail

A Hardware Evaluation of Cache Partitioning to Improve Utilization and Energy-Efficiency while Preserving Responsiveness

Computing workloads often contain a mix of interactive, latency-sensitive foreground applications and recurring background computations. To guarantee responsiveness, interactive and batch applications are often run on disjoint sets of resources, but this incurs additional energy, power, and capital costs. In this paper, we evaluate the potential of hardware cache partitioning mechanisms and policies to improve efficiency by allowing background applications to run simultaneously with interactive foreground applications, while avoiding degradation in interactive responsiveness. We evaluate these tradeoffs using commercial x86 multicore hardware that supports cache partitioning, and find that real hardware measurements with full applications provide different observations than past simulation-based evaluations. Co-scheduling applications without LLC partitioning leads to a 10 % energy improvement and average throughput improvement of 54 % compared to running tasks separately, but can result in foreground performance degradation of up to 34 % with an average of 6%. With optimal static LLC partitioning, the average energy improvement increases to 12 % and the average throughput improvement to 60%, while the worst case slowdown is reduced noticeably to 7 % with an average slowdown of only 2%. We also evaluate a practical low-overhead dynamic algorithm to control partition sizes, and are able to realize the potential performance guarantees of the optimal static approach, while increasing background throughput by an additional 19%. 1