Algoritmi e programmazione: richiami di teoria con prove d'esame ed esercizi svolti

Questa pubblicazione raccoglie, organizza e risolve numerosi esercizi di teoria che coprono gli argomenti trattati nel Corso di "Algoritmi e programmazione". Ogni capitolo del volume è strutturato come segue: - richiami dei fondamenti teorici - svolgimento completo di almeno un esercizio significativo per argomento - esercizi con soluzione, ma senza procedimento - proposta di esercizi non risolti, che si pensa costituiscano un utile stimolo al lavoro individuale. La suddivisione in capitoli segue lo schema successivo. - Capitolo 1: algoritmi iterativi di ordinamento interno - Capitolo 2: algoritmi ricorsivi di ordinamento interno - Capitolo 3: analisi della complessità mediante le equazioni alle ricorrenze - Capitolo 4: alberi binari - Capitolo 5: alberi binari di ricerca e loro estensioni - Capitolo 6: tabelle di hash - Capitolo 7: heap, heap sort e code a priorità - Capitolo 8: risoluzione dei problemi mediante programmazione dinamica \item - Capitolo 9: risoluzione dei problemi con il paradigma greedy - Capitolo 10: visite dei grafi e loro applicazioni - Capitolo 11: alberi ricoprenti minimi - Capitolo 12: cammini minimi da una singola sorgente - Capitolo 13: temi d'esame di teoria risolti. I primi dodici capitoli, quindi, presentano tutti argomenti specifici, suddivisi in maniera opportuna, riassumendone gli aspetti teorici e riportandone numerosi esercizi. Il Capitolo 13 invece include tutti gli argomenti analizzati nei capitoli precedenti, includendo ogni tipologia di esercizio in maniera ortogonale, così come accade abitualmente nei temi d'esame del corso di "Algoritmi e programmazione" del Politecnico di Torino. Argomenti e esercizi, sono stati selezionati in base alla lunga esperienza degli autori, da anni coinvolti in corsi di programmazione, algoritmi e strutture dati di base e avanzati. Chiunque rintracciasse errori sfuggiti agli autori è pregato di segnalarlo per posta elettronica agli autori stessi, utilizzando i seguenti indirizzi: [email protected] [email protected]

System-level fault modeling and test pattern generation with process algebras

The increasing complexity of systems is challenging designers with new issues, such as description, validation, verification, and testing at system level. This paper advocates the use of Process Algebras as a mathematically sound formalism to describe, to validate, to verify, and to generate test patterns at system level. Its main contribution is twofold: on one hand the definition of a general-purpose fault model of faulty communications between fault-free, concurrently evolving processes, on the other hand the implementation of an automatic test pattern generation procedure, as a variant of the weak bisimulation algorithm, normally used to prove the observational equivalence of processes. Two examples are provided to support the claim for validity: the functional fault model proposed by S. M. Thatte and J. A. Abraham for microprocessors is expressed in the new framework and some functional faults on a bus structure are modeled. Experimental results concerning the Process Algebra de..

An efficient tool for system-level verification of behaviors and temporal properties

In this paper the use of Process Algebras is advocated as a solution for system-level description of structure, communication and behavior, while an action-based Temporal Logic is used to specify and check system-level properties. It is shown how SEVERO, a tool for describing and verifying finite state systems, can be used to integrate in the unified framework of symbolic manipulations both descriptive and prescriptive aspects. Experimental results show the efficiency of the BDD-based implementation of the proof procedures

A methodology for system-level design for verifiability

Working at system level is attracting increasing interest. New issues must be taken into account, such as validation and verification at all steps. This paper presents a system-level design methodology that supports verification. Starting from a description in a proper subset of VHDL, a Petri Net description is obtained and used for validation purposes and for building the corresponding automaton. An efficient BDD-based tool for Process Algebra manipulation supports formal equivalence proofs. Experimental results show that the approach is feasible also for real-size industrial case