Intrinsic Spin Hall Conductivity of MoTe2 and WTe2 Semimetals

We report a comprehensive study on the intrinsic spin Hall conductivity (SHC) of semimetals MoTe2 and WTe2 by ab initio calculation. Large SHC and desirable spin Hall angles have been discovered, due to the strong spin orbit coupling effect and low charge conductivity in semimetals. Diverse anisotropic SHC values, attributed to the unusual reduced-symmetry crystalline structure, have been revealed. We report an effective method on SHC optimization by electron doping, and exhibit the mechanism of SHC variation respect to the energy shifting by the spin Berry curvature. Our work provides insights into the realization of strong spin Hall effects in 2D systems

A Pearson Effective Potential for Monte-Carlo simulation of quantum confinement effects in various MOSFET architectures

A Pearson Effective Potential model for including quantization effects in the simulation of nanoscale nMOSFETs has been developed. This model, based on a realistic description of the function representing the non zero-size of the electron wave packet, has been used in a Monte-Carlo simulator for bulk, single gate SOI and double-gate SOI devices. In the case of SOI capacitors, the electron density has been computed for a large range of effective field (between 0.1 MV/cm and 1 MV/cm) and for various silicon film thicknesses (between 5 nm and 20 nm). A good agreement with the Schroedinger-Poisson results is obtained both on the total inversion charge and on the electron density profiles. The ability of an Effective Potential approach to accurately reproduce electrostatic quantum confinement effects is clearly demonstrated.Comment: 13 pages, 11 figures, 3 table

A gate-variable spin current demultiplexer based on graphene

Spintronics, which utilizes spin as information carrier, is a promising solution for nonvolatile memory and low-power computing in the post-Moore era. An important challenge is to realize long distance spin transport, together with efficient manipulation of spin current for novel logic-processing applications. Here, we describe a gate-variable spin current demultiplexer (GSDM) based on graphene, serving as a fundamental building block of reconfigurable spin current logic circuits. The concept relies on electrical gating of carrier density dependent conductivity and spin diffusion length in graphene. As a demo, GSDM is realized for both single-layer and bilayer graphene. The distribution and propagation of spin current in the two branches of GSDM depend on spin relaxation characteristics of graphene. Compared with Elliot-Yafet spin relaxation mechanism, D'yakonov-Perel mechanism results in more appreciable gate-tuning performance. These unique features of GSDM would give rise to abundant spin logic applications, such as on-chip spin current modulators and reconfigurable spin logic circuits.Comment: 18 pages,3 figures,1 tabl

Simulation monte carlo de mosfet à base de materiaux iii-v pour une électronique haute fréquence ultra basse consommation

Le rendement consommation/fréquence des futures générations de circuits intégrés sur silicium n est pas satisfaisant à cause de la faible mobilité électronique de ce semi-conducteur et des relativement grandes tensions d alimentation VDD requises. Ce travail se propose d explorer numériquement les potentialités des transistors à effet de champ (FET) à base de matériaux III-V à faible bande interdite et à haute mobilité pour un fonctionnement en haute fréquence et une ultra basse consommation. Tout d abord, l étude consiste à analyser théoriquement le fonctionnement d une capacité MOS III-V en résolvant de façon auto-cohérente les équations de Poisson et Schrödinger (PS). On peut ainsi comprendre comment et pourquoi les effets extrinsèques comme les états de pièges à l interface high-k/III-V dégradent les caractéristiques intrinsèques. Pour une géométrie 2D, les performances des dispositifs sont estimées pour des applications logiques et analogiques à l aide d un modèle de transport quasi-balistique.Nous avons ensuite étudié plus en détails les performances des MOSFET III-V en régimes statiques et dynamiques sous faible VDD, à l aide du simulateur particulaire MONACO de type Monte Carlo. Les caractéristiques de quatre topologies de MOSFET ont été quantitativement étudiées, en termes de transport quasi-balistique, de courants statiques aux états passants et bloqués, de rendement fréquence/consommation et de bruit. Nous en tirons des conclusions sur l optimisation de ces dispositifs. Enfin, l'étude comparative avec un FET à base de Si démontre clairement le potentiel des MOSFET III-V pour les applications à haute fréquence, à faible puissance de consommation et à faible bruit.The optimal frequency performance/power-consumption trade-off is very difficult to achieve using CMOS technology because of low Si carrier mobility and relatively large supply voltage (VDD) required for circuit operation. The main objective of this work is to theoretically explore, in terms of operation frequency and power consumption, the potentialities of nano-MOSFET based on III-V materials with low energy bandgap and high electron mobility.First, this work analyzes theoretically the operation of a III-V MOS capacitor using self-consistent solution of Poisson - Schrödinger system equation. We can thus understand how and why the interface trap state densities at high-k/III-V interfaces degrade the intrinsic characteristics. For a 2D geometry, the performance of devices is estimated for digital and analog applications using a model of quasi-ballistic transport.Then, we estimated the performance of III-V MOSFET in static and dynamic regimes under low VDD, using MONACO a Monte Carlo simulator. The characteristics of four designs of III-V MOSFET have been studied quantitatively in terms of quasi-ballistic transport, DC current in ON and OFF states, frequency/consumption efficiency and optimum matching conditions of noise. We provide the guideline on the design optimization of the devices.Finally, the comparative study with Si-based devices clearly demonstrates the potentiality of III-V nano-MOSFET architectures for high-frequency and low-noise application under low operating power and even for low voltage logic.PARIS11-SCD-Bib. électronique (914719901) / SudocSudocFranceF

Modélisation du transport sous contrainte mécanique dans les transistors sub-65 nm pour la microélectronique CMOS

La course à la miniaturisation des transistors MOS (Métal Oxyde Semiconducteur) implique l utilisation de nouvelles technologies d amélioration des performances. Notamment, l ingénierie de contrainte mécanique est aujourd hui devenue une étape incontournable. Dans ce contexte, les objectifs de ce travail sont de modéliser les dispositifs des prochains nœuds technologiques et de quantifier l impact de la contrainte mécanique sur le transport. La mobilité est le facteur de mérite principalement exploité pour quantifier les performances d une technologie et l un des paramètres clés des simulateurs commerciaux. Dans ce cadre, le concept de mobilité dans les dispositifs courts est analysé et le rôle prépondérant des effets non stationnaires dans son extraction est clairement identifié et quantifié par des modèles avancés. Ensuite, grâce à la version Full Band du simulateur particulaire Monte Carlo MONACO développée durant cette thèse, l influence de la contrainte sur la structure de bandes et ses répercussions sur le transport dans les transistors courts sont étudiées. En bande de valence, le régime balistique est loin d être atteint et la mobilité reste représentative des performances. Enfin, l impact de la contrainte uniaxiale sur la mobilité des trous en couche d inversion est étudiée par le biais d expériences de flexion mécanique. Grâce à l outil de calcul de mobilité Kubo-Greenwood (couplé à une résolution auto-cohérente des équations de k.p Schrödinger à 6 bandes et de Poisson) développé dans cette thèse, les tendances observées sont expliquées par les forts couplages existants entre les effets de contrainte et de confinement des trous.The race for MOSFET (Metal Oxide Semiconductor Field Effect Transistor) performance now implies the introduction of technological boosters. Nowadays, mechanical stress engineering is one of the essential steps involved in device conception. In this context, the main goals of this work are to model the devices candidate for the next technology nodes and quantify the influence of mechanical stress on carrier transport. The mobility is the main figure of merit used to quantify device performance and is a core parameter for commercial simulators. In this framework, the concept of effective mobility and magnetoresistance mobility are analyzed. The central role of non stationary effects on mobility extraction is highlighted and quantified thanks to advanced models. Next, thanks to the Full Band version of the Monte Carlo Simulator MONACO developed during this thesis, the influence of stress on Silicon band structure is studied. The consequences on carrier transport in short channel devices are quantified. Contrary to electrons, hole transport is far from ballistic transport and the mobility can still be considered as a reasonable figure of merit for device performance. Finally, hole transport under uniaxial stress in inversion layers is studied through wafer bending experiments. Thanks to a Kubo-Greenwood mobility calculation tool (coupled to a self consistent 6 band K.p Schrödinger / Poisson solver) developed during this thesis, experimental trends can be explained by the strong coupling between stress and carrier confinement.ORSAY-PARIS 11-BU Sciences (914712101) / SudocSudocFranceF

Electronic transport and spin polarization effects in graphene nanostructures

Nous étudions le transport électronique et/ou polarisé en spin dans des nanostructures à base de graphène. Le travail porte sur l analyse de phénomènes microscopiques tels que les processus de transfert tunnel, les variations de la conductance et du courant électrique en fonction des paramètres d intérêt et des effets de filtrage de spin. Dans ce but, nous avons développé un modèle basé sur le formalisme des fonctions de Green hors d équilibre et des approches pragmatiques décrivant les états électroniques excités autour des points K de feuilles de graphène. Dans le cas de nanorubans étroits de graphène à bord armchair , le transport électronique est étudié à l aide d une description atomistique en liaisons fortes. Les possibilités d ingénierie de la bande interdite, l influence de la rugosité de bord et celle de la nature des contacts sont ensuite analysées. En outre, les effets de polarisation de spin dans des structures incluant une grille magnétique sont également modélisés. Nous montrons qu il existe de nombreuses possibilités de contrôler la polarisation de spin du courant, y compris à de forts taux, par la tension de grille ou la tension source-drain dans une structure de type transistor à effet de champ. Le formalisme de transport développé est ensuite couplé à une résolution de l équation de Poisson 2D pour une étude auto-cohérente du fonctionnement de quelques dispositifs à base de graphène. Nous mettons en évidence que de tels transistors pourraient être utiles au sein de circuits analogiques, si leurs propriétés ne les destinent pas à des applications en électronique numérique.ORSAY-PARIS 11-BU Sciences (914712101) / SudocSudocFranceF

Matériaux 2D

NanoélectroniqueInternational audienc