Etude de la localisation de nanofils de silicium sur des surfaces Si3N4 et SiO2 micro & nanostructurées

Les nanofils de semiconducteurs, d oxides métalliques ou encore les nanotubes de carbone suscitent beaucoup d intérêt pour des applications en nanoélectronique, mais également pour le développement de nanocapteurs chimiques ou biologiques. Cet intérêt pour les capteurs est principalement motivé par les propriétés liées aux faibles dimensions radiales et aux forts ratios surface/volume de ces nano-objets qui les rendent extrêmement sensibles aux effets de surface, et par conséquent à leur environnement. Les variations de charges de surface des matériaux en fonction du milieu peuvent également être utilisées comme une voie pour l auto-organisation de nano-objets. Ce travail s inscrit dans cette perspective. La voie chimique explorée pour la localisation est compatible avec une intégration de nano-objets a posteriori sur une technologie CMOS silicium. Plus précisément, notre approche Bottom Up repose sur les variations de la charge de surface du SiO2 et du Si3N4 en fonction du pH de la solution. Après une revue de littérature sur les points de charge nulle (PZC) des différents isolants selon leurs techniques d élaboration, nous avons étudié expérimentalement les propriétés de couches de SiO2 thermique et de Si3N4 (LPCVD). Les PZC de ces différents isolants ont été déterminés par des mesures d impédance électrochimique réalisées sur des structures EIS et couplées avec des mesures d angle de contact en fonction du pH. Une étude systématique en fonction du pH (1.5 à 4.5) a été réalisée et un protocole expérimental a pu être mis en place pour démontrer la localisation préférentiellement les nanofils de silicium sur Si3N4. Nous avons pu démontrer qu une localisation quasi parfaite était possible pour un pH compris entre 3 et 3,25 conformément au modèle électrostatique proposé. Le procédé développé présente l avantage d être simple, reproductible et peu coûteux. Il utilise une chimie très classique à température ambiante pour localiser des nano-objets silicium sans présenter de risque pour les dispositifs CMOS des niveaux inférieurs.Semiconductor and metal oxides nanowires as well as carbon nanotubes are attractive for Nano electronic applications but also for chemical or biological sensors. This interest is related to the properties of 1D nanostructures with very small diameters and with high surface / volume ratios. The main property of such nanostructures is the high electrostatic sensitivity to their environment. The related surface charge variations as function of the medium may also be used as a way for the nanostructure self-organization. This work has been developed with this perspective. The investigated chemical approach is compatible with a post-integration of nano-objects on silicon CMOS technologies. More precisely, our Bottom Up method uses the different surface charges on SiO2 and Si3N4 as a function of the solution pH. After a literature review focused on the Point of Zero Charge (PZC) for insulating materials depending on the fabrication techniques, we have studied experimentally thermal SiO2 and LPCVD Si3N4 layers grown or deposited on silicon. The PZC of our layers have been determined using electrochemical impedance measurements in a EIS configuration. These impedance measurements have been cross correlated with contact angle measurements as function of the solution s pH. A systematic study as function of pH in the 1.5 4.5 range as been carried out and an experimental protocol has been found in order to demonstrate the preferential localization of silicon nanowires on Si3N4. From this study, it is found that a quasi-perfect localization is possible for a pH between 3 and 3.25 as expected from the proposed electrostatic model. Finally, the developed process is low-cost, simple and reproducible which presents important advantages. It uses a very classical chemistry at ambient temperature and allows the localization of silicon nano-objects without any risk for the CMOS devices of the front-end level.VILLEURBANNE-DOC'INSA-Bib. elec. (692669901) / SudocSudocFranceF

Intégration hybride de transistors à un électron sur un noeud technologique CMOS

Cette étude porte sur l intégration hybride de transistors à un électron (single-electron transistor, SET) dans un noeud technologique CMOS. Les SETs présentent de forts potentiels, en particulier en termes d économies d énergies, mais ne peuvent complètement remplacer le CMOS dans les circuits électriques. Cependant, la combinaison des composants SETs et MOS permet de pallier à ce problème, ouvrant la voie à des circuits à très faible puissance dissipée, et à haute densité d intégration. Cette thèse se propose d employer pour la réalisation de SETs dans le back-end-of-line (BEOL), c'est-à-dire dans l oxyde encapsulant les CMOS, le procédé de fabrication nanodamascène, mis au point par C. Dubuc.This study deals with the hybrid integration of Single Electron Transistors (SET) on a CMOS technology node. SET devices present high potentiels, particularly in terms of energy efficiency, but can't completely replace CMOS in electrical circuits. However, SETs and CMOS devices combination can solve this issue, opening the way toward very low operating power circuits, and high integration density. This thesis proposes itself to use for Back-End-Of-Line (BEOL) SETs realization, meaning in the oxide encapsulating CMOS, the nanodamascene fabrication process devised by C. Dubuc.VILLEURBANNE-DOC'INSA-Bib. elec. (692669901) / SudocSudocFranceF

Selective dry etching of TiN nanostructures over SiO2 nanotrenches using a CI2/Ar/N2 inductively coupled plasma

Abstract : An inductively coupled plasma etch process for the fabrication of TiN nanostructures over nanotopography is presented. Using a Cl2/Ar/N2 plasma, a selectivity of 50 is achieved over SiO2. The effect of N2 flow rate on the etch rates and the nonvolatile residues on TiN sidewalls is investigated. As N2 flow rate is increased up to 50 sccm, a change in the deposition of the nonvolatile residues on TiN sidewalls is observed. The current density–voltage characterizations of TiN devices fabricated with TiN nanostructure sidewalls are presented. The measured current densities of two different samples etched with low and high N2 flow rate, respectively, demonstrated the presence after cleaning of an insulating layer deposited on the sidewalls for low N2 flow rate only

Highly transparent low capacitance plasma enhanced atomic layer deposition Al2O3-HfO2 tunnel junction engineering

Abstract : The development of metallic single electron transistor (SET) depends on the downscaling and the electrical properties of its tunnel junctions. These tunnel junctions should insure high tunnel current levels, low thermionic current, and low capacitance. The authors use atomic layer deposition to fabricate Al2O3 and HfO2 thin layers. Tunnel barrier engineering allows the achievement of low capacitance Al2O3 and HfO2 tunnel junctions using optimized annealing and plasma exposure conditions. Different stacks were designed and fabricated to increase the transparency of the tunnel junction while minimizing thermionic current. This tunnel junction is meant to be integrated in SET to enhance its electrical properties (e.g., operating temperature, ION/IOFF ratio)

A fabrication process for emerging nanoelectronic devices based on oxide tunnel junctions

Abstract : We present a versatile nanodamascene process for the realization of low-power nanoelectronic devices with different oxide junctions. With this process we have fabricated metal/insulator/metal junctions, metallic single electron transistors, silicon tunnel field effect transistors, and planar resistive memories. These devices do exploit one or two nanometric-scale tunnel oxide junctions based on TiO2, SiO2, HfO2, Al2O3, or a combination of those. Because the nanodamascene technology involves processing temperatures lower than 300°C, this technology is fully compatible with CMOS back-end-of-line and is used for monolithic 3D integration

Novel concept of gas sensitivity characterization of materials suited for implementation in FET-based gas sensors

Abstract : We propose a novel technique to investigate the gas sensitivity of materials for implementation in field-effect transistor-based gas sensors. Our technique is based on the measurement of the surface charge induced by gas species adsorption, using an electrometer. Platinum sensitivity to hydrogen diluted in synthetic air has been evaluated with the proposed charge measurement technique in the operation temperature range from 80 to 190 °C at constant H2 concentration of 4 % and for different concentrations ranging from 0.5 to 4 % at 130 °C

Caractérisations électriques des structures MOS à nanocristaux de Ge pour des applications mémoires non volatiles

La réduction de la taille des composants silicium prévue par la loi de Moore, posera des problèmes de limitation physique et technologique pour ces derniers. En effet, la limite pour les transistors MOS se situe vers une longueur de grille de quelques nm (2010-2015). Pour les mémoires non volatile (MNV), le paramètre critique est l épaisseur de l oxyde tunnel. La limite pour un isolant SiO2 se situe autour de 7-8 nm (2002-2008). En deçà, le composant perd sa caractéristique en temps de rétention (10 ans). Il faut donc envisager d autres alternatives pour ces dispositifs. Parmi les pistes explorées, l électronique à quelques électrons, pourrait être amenée à jouer un rôle important, notamment en ce qui concerne les applications mémoires. En effet en 1995, Tiwari1 et collaborateurs, proposent de changer la grille flottante en polysilicium par des nanocristaux de Si. L utilisation d une grille flottante granulaire à base de nanocristaux de Si réduit le problème de la perte de la charge rencontrée dans les mémoires non volatiles conventionnelles et permet de dépasser l épaisseur critique des oxydes tunnel. Afin d améliorer encore plus le temps de rétention des mémoires non volatiles, l utilisation des nanocristaux de Ge semble être plus intéressante que ceux du Si grâce à leur énergie de gap qui est plus petite. Dans ce contexte ce travail de thèse propose une étude électrique des propriétés électroniques des nanocristaux de germanium pour les applications mémoires. Le premier chapitre est consacré à l étude des propriétés électroniques du Ge, lorsque celui-ci devient de taille nanométrique. En parallèle à cette description, les dispositifs envisagés seront présentés avec les procédés technologiques associés. Le deuxième chapitre, est dédié à la description et l analyse de quelques méthodes d isolation des nodules de Ge dans une matrice d oxyde. Dans le chapitre III, nous étudierons les mécanismes de transport dans les nanostructures de Ge. Finalement, dans le quatrième chapitre, nous présenterons les études des cinétiques de chargement et de déchargement dans les îlots de Ge. Ces études ont permis d optimiser les paramètres technologiques du dispositif mémoires, elles ont également démontré le potentiel que présente les îlots de Ge pour les applications mémoires de type P-MOSThe scaling down of the silicon devices predicted by the Moor s law will cause physical and technological limitations. Indeed, the limit of the MOS transistor s gate length is situated in the range of 8 nm (2010-2015). For the non volatile memories based on SiO2 insulator, the critical parameter is the tunnel oxide thickness which is situate around 7-8 nm (2008). For thinner oxides, the device loss its retention time characteristic (10 years). For these reasons, other ways must be envisaged. The few electron electronics seem to be a good candidate for this task, in particular for the memory applications. Indeed, Tiwari and collaborators had proposed in 1995, to replace poly-silicon floating gate by Si nanocrystals. The utilization of a granular based silicon nanocrystals floating gate allows the reduction of the tunnel oxide thickness. In order to ameliorate the retention time, it is more interesting to integrate Ge nanocrystals rather than the silicon ones thanks to their smaller band gap. In this context, this work proposes an electrical study of the electronic properties of Ge nanocrystals embedded in the SiO2 matrix for non volatile memory application. The first chapter is devoted to the description of the electronic properties change of the Ge nanocrystals due to the reduction of their size. In addition, the envisaged device is presented with its technological process. In the second chapter, different method analyses are reported for Ge isolation in a SiO2 matrix. The third chapter is dedicated to the transport mechanisms in Ge dots. Finally, in the forth chapter we will present the charge and discharge kinetic studies in Ge islands. These studies have permitted the optimization of the technologic parameters for the non volatile memory device realization as well as demonstrate the potential presented by the Ge dots for P type MOS memories.VILLEURBANNE-DOC'INSA LYON (692662301) / SudocSudocFranceF

Interface traps effect on the charge transport mechanisms in metal oxide semiconductor structures based on silicon nanocrystals

International audienceThe transport phenomena in Metal-Oxide-Semiconductor (MOS) structures having silicon nanocrystals (Si-NCs) inside the dielectric layer has been investigated by high frequency Capacitance-Voltage (C-V) method and the Deep-Level Transient Spectroscopy (DLTS). For the reference samples without Si-NCs, we observe a slow electron trap for a large temperature range, which is probably a response of a series electron traps having a very close energy levels. A clear series of electron traps are evidenced in DLTS spectrum for MOS samples with Si-NCs. Their activation energies are comprised between 0.28 eV and 0.45 eV. Moreover, we observe in this DLTS spectrum, a single peak that appears at low temperature which we attributed to Si-NCs response. In MOS structure without Si-NCs, the conduction mechanism is dominated by the thermionic fast emission/capture of charge carriers from the highly doped polysilicon layer to Si-substrate through interface trap-states. However, at low temperature, the tunneling of charge carriers from highly Poly-Si to Si-substrate trough the trapping/detrapping mechanism in the Si-NCs contributed to the conduction mechanism for MOS with Si-NCs. These results are helpful to understand the principle of charge transport of MOS structures having a Si-NCs in the SiOx = 1.5 oxide matrix

Etudes optiques et électriques des propriétés électroniques de nano-cristaux de silicium pour composants mono-électroniques

La loi de Moore qui décrit la microélectronique depuis plus de 30 ans est encore envisagée pour la décade à venir. Les technologues seront alors capables de réaliser des structures d'une dizaine de nanomètres et même en dessous. Cependant, les propriétés macroscopiques appliquées jusqu'à présent ne seront plus applicables pour de telles dimensions. Pour dépasser les barrières physiques qui résulteront de ce passage à l'échelle du nanomètre, il conviendra d'apprendre à utiliser les nouvelles lois physiques au rang desquelles nous pouvons citer le confinement quantique, le blocage de Coulomb ou l'effet tunnel. Le propos de cette thèse s'inscrit dans la compréhension des nouvelles propriétés physiques de l'électronique de demain : elle propose une caractérisation des propriétés électroniques des nanostructures de silicium. Le premier chapitre sera le cadre d'une démonstration du changement des caractéristiques du silicium lorsque les dimensions atteignent quelques nanomètres. En parallèle à cette description, les dispositifs envisagés seront présentés avec les procédés technologiques associés. Dans le chapitre II, une caractérisation optique des boîtes de silicium est proposée. L'objectif est de démontrer les effets du confinement quantique à l'aide d'études de photoluminescence et d'absorption,. Le chapitre III est réservé aux études de transport afin de comprendre et modéliser l'influence de nodules de silicium dans une matrice d'oxyde. Enfin, le chapitre IV est orienté vers l'interprétation des cinétiques de capture et de rétention de charges par les nodules nanométriques de silicium pour des applications mémoires.The Moore's law which has described micro-electronics for more than 30 years is still planned for the next decade. The technologists will be able to carry out structures of ten nanometers and even below. However, the macroscopic properties actually used will not be applicable any more for such dimensions. To overcome the physical barriers which will result from this passage on the scale of the nanometer, it will be advisable to learn how to use the new physical laws like quantum confinement, Coulomb blockade or tunnel effect. The matter of this thesis falls under the comprehension of the new physical properties of the electronics of tomorrow: it proposes a characterization of the electronic properties of silicon nanostructures. The first chapter describes the change of silicon characteristics when dimensions reach some nanometers. We will focus how to use this new physics in original devices. The associated technological processes will be presented. In the chapter II, an optical characterization of the silicon dots is proposed. The aim is to show the effects of quantum confinement using photoluminescence and of absorption studies. Chapter II is devoted to current transport in order to understand and model the influence of silicon nodules in an oxide matrix. Lastly, chapter IV is dedicated to the description of the charging and discharging kinetics. We model the silicon dots behavior for memories applications.VILLEURBANNE-DOC'INSA LYON (692662301) / SudocSudocFranceF

Etude des mécanismes de transport électrique dans des structures à base de nanocristaux de silicium ordonnés

Les nanocristaux de silicium sont des amas sphériques d'atomes de silicium, dont le diamètre est typiquement de l'ordre de la dizaine de nanomètres. Si on les utilise comme zone active dans un composant électronique, leurs très faibles dimensions font apparaître des phénomènes qui pourraient les amener à jouer un rôle important dans la microélectronique, à court et à long terme. A court terme, ils pourront être utilisés comme nano-grilles flottantes dans les mémoires FLASH, dont la miniaturisation pourra ainsi être poursuivie. A partir de mesures de courants transitoires effectuées sur ce type de composant, nous avons montré qu'il était possible de mettre en évidence le rôle prépondérant que jouent les îlots de silicium dans l'effet mémoire observé. Cette méthode a été validée sur des dispositifs comportant des nanocristaux élaborés par implantation ionique et par dépôt chimique en phase vapeur (CVD). A plus long terme, les nanocristaux pourraient représenter la brique de base d'une électronique mono-charge, en utilisant le phénomène de blocage de Coulomb. Nous avons montré que ce dernier régissait en particulier le transport dans une chaîne de trois îlots de silicium à température ambiante. Ce travail propose également une projection sur les caractéristiques morphologiques que devront respecter ces composants pour jouer un rôle dans la microélectronique.Silicon nanocrystals are spherical clusters made of silicon atoms whose diameter is in the order of ten nanometers. If they are used as active area in electronic components, their low dimensions give rise to phenomenona which could bring them to play an important role in the future of microelectronics, in the short and in the long run. In the short run, they could be used as nano-floating gates in FLASH memories, what would then enable their downscaling to go on. With transient current measurements made on this kind of components show evidences of the prominent role of the nanocrystals in the charging observed in our samples. This method was corroborated on components where nanocrystals have been fabricated by ionic implantation and by chemical vapor deposition (CVD). In the long term, nanocrystals could be the base brick for mono-electronics, thanks to the Coulomb blockade phenomenon. We showed that it governs the transport through a three-islands chain at room temperature. Furthermore, the structural characteristics required by these devices to play a significant role in microelectronics are evaluated.VILLEURBANNE-DOC'INSA LYON (692662301) / SudocSudocFranceF