1953년 약대 입학생의 학창시절

나는 1953년 4월 서울대학교 전시연합대학(戰時聯合大學) 서울분교(分校)에서 입학식을 함으로써 서울대학교 약학대학 학생이 되었다. 당시는 피난 중이라 서울대학교 본교(本校)가 부산에 있었다. 서울 분교에는 주로 서울을 비롯하여 인천, 수원, 춘천에 사는 학생들이 입학 하였다. 교사(校舍)는 서울시 중구 을지로 6가에 있던 경성약학전문학교(현재 중구 문화회관 자리)이었다. 이 건물은 2층 벽돌 건물이었는데, 나중에 여기에 있던 약학대학은 종로구 연건 동에 있던 음악대학과 교사를 맞바꾸어 이전하였다. 이는 서울대학교의 의약(醫藥) 캠퍼스 (Medical Campus) 조성 프로젝트의 일환이었다. 서울대학교 서울분교의 분교장(分校長)으로는 의과대학 의학사(醫學史) 교수이신 김두종 (金斗鐘) 박사께서 맡으셨다. 신입생들은 어문계(語文系), 인문사회계(人文社會系), 이공계 (理工系) 및 의약계(醫藥系)로 나뉘어 각각 A, B, C, D반에 배속되었다. 나는 약학과, 치의학 과와 의과대학 예과 학생들과 함께 D반에 배속되어 이들과 함께 공부하였다

대하(大河) 홍문화 선생님 추억 12화

서울대학교 약학대학 가산약학 역사관에서는 대하 홍문화 교수님을 추모하는 책자의 발 간을 준비하고 있다. 이를 계기로 나와 홍 교수님과의 에피소드 12개를 소개하기로 한다. 홍 교수님은 1916년 평남 안주에서 출생하시어 평양에서 보통학교와 중학교를 졸업하신 후 1934년 19살의 나이로 경성약학전문학교(경성약전)에 입학하시었다. 1937년 3월 23일 경 성약전을 졸업(제7회)하시고 1947년 주안에 있는 전매청 제염시험장장으로 발령받아 근무하 시면서 1947년 9월 겸직으로 사립 서울약학대학에서 강사 발령을 받아 무기약품공업학 강의 를 하시다가 1950년 서울약학대학이 국립 서울대학교에 편입되자 서울대학교 교수가 되셨 다. 1966년 12월 28일부터 1969년 5월 1일까지 약 2년 반 동안 국립보건원장으로 발령받아 봉직 하신 후 1971년 2월 1일부터 1981년 8월 31일까지 10년 반 동안 서울대학교 생약연구 소 교수로 재직하시다가 정년을 맞아 명예교수가 되셨다. 2007년 7월 28일 향년 92세로 소천하신 홍 교수님은 우리 약학대학은 물론 약계의 큰 별 이셨다. 홍 교수님을 그리워하고 감사하는 마음으로 이 글을 쓴다

A CMOS Multi-phase Delay-Locked Loop for Digital Versatile Disk and Blue-laser Disk

Maste

A 3.8Gbps DRAM DFE-Receiver Circuit with a Single-Loop SS-LMS Algorithm and a 2Gbps LCD Intra-Panel interface circuit with VSYNC-Embedded Clock

DoctorIn this thesis, a 3.8Gbps DRAM interface and a 2Gbps LCD intra-panel interface are proposed.Firstly, a 3.8Gbps 2-drop single-ended integrating DFE (IDFE) receiver is implemented in a 0.18um CMOS by using a single-loop LMS-algorithm to find the DFEcoefficients automatically. Initially, a preamble input data pattern (‘1101’) is applied to the main IDFE circuit to determine the DFE coefficients, while a fixed input data pattern (‘1111’) is applied to the replica IDFE circuit. The difference between the outputs of the two IDFE circuits is used in the feedback loop to determine the DFE coefficients. The reference voltage (Vref) of preamplifier is generated inside chip by a Vref loop to reduce the effect of the external noise and the input offset voltage of preamplifier and IDFE circuits and also to track the mid-level of the input data swing independent of PVTvariations. An integrating deskew scheme with a minimum overhead is introduced. 2-drop and 4-drop DRAM channels are tested. The maximum data rate was increased from1.0Gbps to 2.6Gbps by DFE in the heavily loaded 4-drop interface, from 3.5Gbps to 3.8Gbps by DFE in the 2-drop interface.Secondly, a clock-cascaded point-to-point intra-panel interface for TFT-LCD is designed to simplify data protocol with high data efficiency. The clock frequency is lowerthan the data rate by sub-pixel bits and the transition time is maximized to reduce harmonics. To simplify the data protocol, the VSYNC is embedded in the clock andcascaded DLLs are used. A simple coarse control scheme is proposed to solve the initial delay problem of DLL and compensate any timing skew between data and clock. Testchip was fabricated in a 0.18um CMOS process. A 2Gbps data transmission was achieved through the FFC length of 100cm and a 50cm FR4 PCB with a 1-tap TX de-emphasis(coefficient 0.4, clock rise time 1.04ns). Image test was performed with 42inch Full HD 120Hz Panel (data rate ~ 1.5Gbps) by using proposed interface and confirmed a correct operation of the proposed protocol

A Low-EMI 2Gbps Clock-Aligned-to-Data Intra-Panel Interface (CADI) for TFT-LCD with the VSYNC-Embedded Clock and Equalization

1

A 3.2Gb/s 8b Single-Ended Integrating DFE RX for 2-Drop DRAM Interface with Internal Reference Voltage and Digital Calibration

1

A Low-EMI 2Gbps Clock-Aligned-to-Data Intra-Panel Interface (CADI) for TFT-LCD with the VSYNC-Embedded Clock and Equalization

1

The BLADE-ON PETIOLE gene is required for maintenance of the determinats state of organs in Arabidopsis

1