고 정밀 센싱 시스템을 위한 20비트 이상의 고 효율 프로그래머블 이득 리드아웃 회로

학위논문(박사)--서울대학교 대학원 :공과대학 전기·컴퓨터공학부,2019. 8. 김수환.본 논문에서는 DC 측정 시스템을 위한 고 해상도 고 효율 리드아웃 회로를 제안한다. 제안하는 22-bit 해상도 리드아웃 회로는 주요 신호 경로가 캐패시터형 계측증폭기와 incremental 델타-시그마 아날로그-디지털 변환기로 구성되어 있으며, 각각의 단계 모두 내부적으로 게인을 가지도록 설계되었다. 캐패시터형 계측증폭기는 캐스코드 Miller 보상된 차동 차이 증폭기를 기반으로 clamp 트랜지스터 또한 포함하고 있는 구조로 에너지 효율이 높도록 하였다. 본 완전 차동 리드아웃 회로의 오프셋과 1/f 잡음은 chopping과 correlated double sampling (CDS) 기술을 이용하여 억제되었으며, 해당 기술들은 아날로그-디지털 변환기의 샘플링 속도에 동기화되어 있다. 잔여 저주파 잡음을 줄이기 위하여 내장된 이동평균법 기반의 유한 임펄스 응답 필터에 의한 2차 시스템 단위 chopping 기술이 사용되었다. 본 논문에서 제안하는 리드아웃 회로는 0.13-μm CMOS 공정에서 집적화 되었으며, 21.9-bit 최대 실질 해상도와 7 ppm의 적분비직선성, 그리고 40 uHz의 1/f corner를 달성한다. 또한 제안하는 리드아웃 회로의 실 응용 예로서, 완성된 형태의 고 정밀 저울 시스템의 데모 환경을 구축 및 측정하였다. 제안하는 프로토타입 칩은 3 V 공급전압에서 142 A, 1.5 V 공급전압에서 18 uA 를 소비하며 디지털 필터를 포함한 유효 면적은 0.65 mm2 이다.In this thesis, a high-resolution energy-efficient programmable-gain read-out IC is proposed. A 22-bit read-out IC is constructed from a capacitively-coupled instrumentation amplifier (CCIA) followed by an incremental delta-sigma (ΔΣ) analog-to-digital converter (ADC), both of which have programmable gain. The CCIA has a cascode Millercompensated differential difference amplifier (DDA) with clamp transistors for energy efficiency. The offset and 1/f noise of the fully differential read-out IC are suppressed by chopping and correlated double sampling (CDS) techniques, which are synchronized with sampling by the ADC. Residual low-frequency noise is reduced by second-order system-level chopping technique with an on-chip moving averaged finite impulse response (FIR) filter. Implemented in a standard 0.13-um CMOS process, the read-out IC achieves a maximum effective resolution (ER) of 21.9-bit, an integral nonlinearity (INL) of 7 ppm, and a 1/f corner of 40 uHz. The chip draws only 142 uA from 3 V supply and 18 uA from 1.5 V supply, and it has an active area of 0.65 mm2 including digital filter.ABSTRACT ........................................................................................................................... I CONTENTS ....................................................................................................................... III LIST OF FIGURES ............................................................................................................... V LIST OF TABLE ............................................................................................................. VIII CHAPTER 1 INTRODUCTION ........................................................................................... 1 1.1 MOTIVATION ......................................................................................... 1 1.2 DESIGN CONSIDERATIONS .................................................................... 5 1.3 PREVIOUS WORKS ............................................................................... 10 1.4 THESIS ORGANIZATION....................................................................... 14 CHAPTER 2 SYSTEM OVERVIEW .................................................................................. 15 2.1 SYSTEM ARCHITECTURE ..................................................................... 15 CHAPTER 3 IMPLEMENTATION OF THE CCIA ............................................................ 17 3.1 CAPACITIVE-COUPLED IA .................................................................. 17 3.2 RIPPLE REDUCTION LOOP ................................................................... 20 3.3 IMPEDANCE BOOSTING LOOP ............................................................. 23 3.4 DIFFERENTIAL DIFFERENCE AMPLIFIER ............................................. 26 3.5 COMMON-MODE BIASING ................................................................... 30 CHAPTER 4 INCREMENTAL ΔΣ ADC ........................................................................... 32 4.1 BASIC OF ΔΣ ADC .............................................................................. 32 4.2 GENERAL OF INCREMENTAL ΔΣ ADC ................................................ 35 4.3 IMPLEMENTATION OF INCREMENTAL ΔΣ MODULATOR ..................... 37 CHAPTER 5 SYSTEM-LEVEL DESIGN ............................................................................ 42 5.1 RECONFIGURABLE DIGITAL FILTER .................................................... 42 5.2 SYSTEM-LEVEL CHOPPING ................................................................. 44 5.3 SYSTEM-LEVEL TIMING CONSIDERATION .......................................... 47 CHAPTER 6 EXPERIMENTAL RESULTS .......................................................................... 48 6.1 MEASUREMENT ABRIDGEMENT .......................................................... 48 6.2 LINEARITY AND NOISE MEASUREMENTS ........................................... 50 6.3 SYSTEM DEMONSTRATION ................................................................. 57 6.4 PERFORMANCE SUMMARY .................................................................. 60 CHAPTER 7 CONCLUSION .............................................................................................. 62 APPENDIX A. GAIN-PROGRAMMABILITY EMBEDDED ΔΣ ADC ..................................... 63 APPENDIX B. ΔΣ ADC WITH SWAPPING DAC FOR LOW POWER SENSOR APPLICATIONS .................................................................................................................. 78 BIBLIOGRAPHY ................................................................................................................. 91 한글초록 ........................................................................................................................... 97Docto

Adolescents Fashion Reflecting the Features

학위논문(석사) --서울대학교 대학원 :의류학과,2007.Maste

Design of infrared emitter device for high-speed infrared scene projectors

학위논문(석사) - 한국과학기술원 : 전기및전자공학부, 2018.8,[ⅴ, 37 p. :]적외선 영상 투사기는 고열을 발산하는 물체를 적외선 영상으로 투사하는 시스템으로, 고온의 물체 및 고속으로 이동하는 물체를 영상으로 투사하기 위해서는 적외선 에미터 소자의 동작속도와 유효온도 특성을 개선하여야 한다. 본 논문에서는 적외선 에미터 소자의 동작속도 및 유효온도의 열 특성을 개선하기 위해 에미터 소자 구조에 다양한 설계 기법을 적용하였다. 고속으로 이동하는 물체의 영상을 구현하기 위해서는 적외선 에미터 소자의 동작속도를 향상시켜야 하며, 에미터 소자에 고사머 구조와 레그 영역에 금속물질을 적용하여 고속동작이 가능한 소자를 설계하였다. 그리고 에미터 소자의 유효온도는 소자가 실제 투사하는 영상의 온도이며, 유효온도 특성을 향상시키기 위해 소자에 흡수층을 적용하였다. 흡수층이 적용된 에미터 소자는 투과율이 향상되어 소자가 최대로 표현할 수 있는 유효온도를 향상시킨다. 앞서 열 특성을 개선하기 위해 설계된 에미터 소자는 MEMS 공정을 기반으로 제작하였으며, 적외선 열영상 카메라를 이용하여 열 특성을 측정하였다. 제작된 에미터 소자는 113 Hz의 동작속도와 431.5 K 의 최대 유효온도 특성을 나타냄으로써 에미터 소자의 구조 설계를 통해 동작속도 및 유효온도의 열 특성이 개선됨을 확인하였다.한국과학기술원 :전기및전자공학부

문화연구 시각에 의한 현대 패션의 디지털 특성

학위논문(박사) --서울대학교 대학원 :의류학과,2010.2.Docto

Electrokinetic effects on separation of colloidal particles in capillary hydrodynamic chromatography

학위논문(석사) - 한국과학기술원 : 화학공학과, 1993.2, [ vii, 67 p. ]한국과학기술원 : 화학공학과

Mid-air Tactile Stimulation Using Laser-Induced Thermoelastic Effects: The First Study for Indirect Radiation

1