NON-VOLATILE MEMORY DEVICE USING GRAPHENE GATE ELECTRODE

본 발명은 높은 일함수 가지며 하부 절연막 열화를 유발하지 않는 새로운 물질인 그래핀(Graphene)을 이용하여 비휘발성 메모리 소자의 메모리 특성을 획기적으로 향상시키는 방법에 관한 것이다

전하포획형 플래시 메모리 소자의 신뢰성에 관한 심층 연구

학위논문(박사) - 한국과학기술원 : 전기및전자공학과, 2014.2, [ Ⅵ, 163 p. ]This dissertation focuses on finding innovative solutions in charge trap type flash memory device using high-κ materials in order to overcome the limitations of conventional floating-gate type Flash memory device as a result of fast shrinking device geometries. For that purpose, improvement of memory characteristics for charge trap type cell has been accomplished by engineering of the charge trap layer, the blocking oxide, the gate electrode, and the channel layer. For charge trap layer engineering, a charge-trap-type flash memory with a La2O3 doped Si3N4 charge trapping layer is demonstrated. An ultrathin La2O3 layer is inserted in the middle of a Si3N4 layer, followed by high temperature annealing to mix the two layers. The La2O3 doped Si3N4 layer, irrespective of Si3N4 deposition processes, is found to provide deep charge trapping sites, resulting in an excellent pre/post-cycling retention property and high reliability. For blocking oxide engineering, the use of lightly La doped aluminum oxide blocking layer for TANOS memory devices is investigated. The dielectric constant of Al2O3 is significantly increased through the addition of a very small amount of La into Al2O3 followed by a high temperature post-deposition annealing process. The retention property and reliability of the charge trap flash memory devices fabricated through the proposed method are greatly improved due to the increased κ-value of the Al2O3 blocking oxide with no sacrifice of the bandgap, as well as a reduced low-field leakage. For gate electrode engineering, a graphene layer is applied as the gate material of a charge trap type memory device. An excellent charge retention property and multi-bit operation of a CTF device, the most critical issues in CTF devices, were successfully demonstrated by using a graphene electrode. As the mono-atomic layer graphene electrode eliminates mechanical stress in the blocking oxide, significant enhancement of the data retention property and progr...한국과학기술원 : 전기및전자공학과

Improvement of data retention and erase speed in charge-trapping type flash memory devices using high-κ dielectric

학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 2010.2, [ xi, 67 p. ]최근, 비휘발성 메모리 어플리케이션에서 하이케이 유전체와 금속 게이트에 대한 연구와 개발이 활발히 진행되고 있다[1]. 상용화된 낸드플래쉬메모리 중에서 특히나 charge-trapping type device가 near-planar structure 로 인한 디바이스 스케일링에 대한 이점과 이산저장방식으로 인한 인접 게이트 간 간섭에 강하다는 장점으로 인하여 40nm 급 이하의 NAND Flash memory 에서 유망한 대안으로 관심이 증가되고 있다[1~2]. 다양한 charge-trapping type device 중에서 $TANOS(TiN-Al_2O_3-Si_3N_4-SiO_2-Si)$ 구조는 높은 일함수를 갖는 금속 전극과 물리적으로 두꺼운 Al2O3 하이케이 유전체의 장점을 적용하여 빠른 동작 속도와 우수한 data retention 특성을 동시에 보여주었다[2]. 그러나 지속적인 소자의 scaling 과 더불어 멀티레벨셀 구현을 위해서는 동작속도와 data retention 특성이 더욱 개선되어야 하며, 따라서 기존의 $Al_2O_3$ 비하여 conduction band offset 의 큰 감소 없이 보다 큰 유전상수(12~30)를 갖는 유전체가 요구된다. 본 논문에서는 30~40 정도의 유전상수를 갖는 큐빅 구조의 HfLaO 박막을 charge trapping type 플래쉬 메모리 소자의 blocking layer로 사용하였다. 기존의 $Al_2O_3$ 박막에 비하여 단일 HfLaO 박막의 경우 낮은 누설전류 특성으로 인한 빠른 프로그램 속도와 큰 메모리 윈도우와 동시에 높은 동작전압에 대한 강인함을 보여주었지만 낮은 conduction band offset으로 인한 데이터 retention 특성의 악화가 문제점이 된다. 그러나 HfLaO 과 $Si_3N_4$ 전하 저장층 사이에 $Al_2O_3$ barrier layer를 삽입하여 HfLaO 의 높은 유전상수 값과 $Al_2O_3$ 의 높은 conduction band offset의 장점을 동시에 적용하는 방법으로 단일 HfLaO 가 갖는 장점을 유지하는 동시에 단일 $Al_2O_3$ 박막에 준하는150도 retention 특성을 확보하였다. 다음으로 charge trapping type 플래쉬 메모리에서 $Al_2O_3$ 를 blocking layer로 사용한 경우 Post-deposition annealing(PDA) 온도에 따른 메모리 특성에 대한 연구를 진행하였다. 플로팅게이트타입플래쉬 메모리에서의 inter-poly 의 경우에는 $Al_2O_3$ PDA 온도에 따른 메모리 특성의 연구가 많이 진행되었으나 charge-trapping type의 경우에는 발표된 연구 결과가 거의 없다. 실험 결과 1100도 이상의 고온 PDA 공정 후에 program/erase 속도 향상과 더불어 메모리 윈도우 또한 커지고 150도 고온 retention 특성이 동시에 향상되는 것을 확인하였다. 이에 따른 메커니즘으로는 고온 공정 후 $Si_3N_4$ charge trapping layer 내의 deep trap energy level에 추가적인 trap density의 증가와 더불어 $Al_2O_3$ blocking layer를 통한 trap-assiatant tunneling current를 줄이는 trapping efficiency의 감소 때문인 것으로 추정된다.한국과학기술원 : 전기 및 전자공학과