Digital microphone with high input impedance linear pre-amplifier

본 발명은 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 관한 것으로, 더욱 상세하게는 커패시터형 마이크로폰으로부터 음압에 대응하는 전압신호를 고입력 임피던스로 입력받아 이를 증폭하여 전류신호로 차동 출력하는 트랜스컨덕턴스 증폭기를 구성하되 상기 전류신호를 반전 증폭기에 의해 증폭되게 하여 균일한 전압이득과 높은 선형성을 갖는 증폭기 회로를 설계함으로써 동상잡음에 둔감하며 전원전압제거비(PSRR)를 향상시킴과 아울러 아날로그-디지털 변환기와 하나의 칩에 집적화할 수 있도록 한 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 관한 것이다. 마이크로폰, 전처리 증폭기, 일렉트렛(Electret) 마이크

시스템 측면을 고려한 사이클릭 아날로그-디지털 신호변환기 설계

학위논문(석사) - 한국정보통신대학교 : 공학부, 2008.2, [ v, 54 p. ]A technique for optimizing power dissipation in cyclic Analog-to-Digital Converters (ADC) is presented. Using the Multiplying Digital-to-Analog Converter (MDAC) with proposed capacitor sharing technique, cyclic ADCs configure much reduced power dissipation both Sample-and-Hold Amplifier (S/H) and proposed gm controlling technique, power dissipation of MDAC also optimized. The proposed arrangement technique re-schedules the timing of capacitor between S/H and MDAC to achieving less power dissipation at S/H. Since, limit of sampling capacitor of S/H capacitor usage timing always determined from MDAC’s shared capacitor. And also, with multi-phase clocking technique and multi-size of MDAC cap arrays, MDAC save more power dissipation. This technique can be applied to cyclic ADC including pipelined ADC. This converter requires single S/H, 2.75-bit-MDAC with 3-group capacitor arrays, 3 sub-ADCs, Digital-Error-Correction Logic, and continuous multi-phase clock generator.한국정보통신대학교 : 공학부