An automated design of CMOS standard cells

학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 1986.2, [ [ii], 46 p. ]한국과학기술원 : 전기 및 전자공학과

마이크로프로그램방식의 제어기에 쓰이는 명령어 해독기를 실용적으로 설계하기 위한 출력 부호화 방법에 관한 연구

학위논문(박사) - 한국과학기술원 : 전기 및 전자공학과, 1994.2, [ iv, 97 p. ]This thesis presents area-minimal design methods for the instruction decoder of microprogrammed controllers. The input and output of the instruction decoder are set of macroinstructions and set of starting addresses for the corresponding microprogram sequences, respectively. In general, the macroinstructions are encoded with binary code and they are fixed in a family of systems. Otherwise, they can be encoded using already known input encoding methods. Therefore, we do not consider the encoding of macroinstructions in this thesis. The remaining variable to be considered for an area-minimal design of the instruction decoder is the encoding of outputs. However, we can not apply any existing output encoding methods to the encoding of outputs. Unlike conventional output encoding problems, the encoding space is constrained to be within the address space of microcode memory and only a part of the whole address space of the microcode memory can be used as candidates for output codes. Moreover, the partial code set changes dynamically according to the rearrangement of the order of each microprogram sequence in microcode memory. In this thesis, we first show that the problem of encoding outputs of the instruction decoder is equivalent to determining linear orders of microprogram sequences if we exclude conditional jump and subroutine call in microprogramming. To solve this problem, we need a procedure that assesses an ordering in terms of area required to implement the instruction decoder which is specified by the ordering. This cost estimation procedure must be fast and accurate. When there are N microprogram sequences, we have to search N$!$ cases using a cost estimation procedure to find an optimum ordering. To increase accuracy of this search process, we can use two-level logic minimizer such as ESPRESSO-II or multi-level logic minimizer such as misII. However, this strategy takes too much time even for small instruction decoders. Simulated annealing technique is wi...한국과학기술원 : 전기 및 전자공학과

Method of fabricating MEMS device using amorphous carbon layer with promoted adhesion

비정질탄소막을 희생층으로 이용한 MEMS 디바이스 제조 방법이 제공된다. 본 발명의 일 실시예에 따르면, 금속패턴을 포함하는 하부 구조물을 형성하는 단계; 상기 하부 구조물의 금속패턴을 덮으며, 산화막, 질화막, 질산화막 및 비정질실리콘막 중 적어도 하나를 포함하는, 접착강화층을 형성하는 단계; 상기 접착강화층 상에 희생층으로서 비정질탄소막을 형성하는 단계; 상기 비정질탄소막 상에 절연지지층을 형성하는 단계; 상기 절연지지층 상에 식각 보호막을 형성하고 한 번의 포토리소그래피 공정만을 수행하여 상기 절연지지층 및 상기 비정질탄소막을 한 번에 식각하여, 상기 절연지지층 및 상기 비정질탄소막을 관통하여 상기 하부 구조물을 노출하는 비어홀들을 형성하는 단계; 상기 절연지지층 상에 센서 구조를 포함하는 상부 구조물을 형성하는 단계; 상기 절연지지층을 관통하는 적어도 하나의 관통홀을 형성하는 단계; 및 상기 하부 구조물과 상기 상부 구조물이 서로 이격되어 배치되도록, 상기 관통홀들을 통해서 상기 비정질탄소막을 모두 제거하는 단계;를 포함한다

semiconductor device and method of fabricating the same

본 발명은 무선주파수 손실을 감소시키면서 바디 바이어스를 인가할 수 있는 무선주파수 소자 및 그 제조방법을 제공하고자 한다.본 발명의 일측면에 의하면, 일면의 하부로 매립된 인버젼 방지층을 포함하는 반도체 기판을 제공하는 단계, 상기 인버젼 방지층의 일부를 리세스 시킨 후 상기 리세스된 공간에 제 1 절연층을 형성하는 단계, 상기 반도체 기판 내부의 상기 제 1 절연층 사이 영역에 제 2 절연층을 형성하는 단계 및 상기 제 1 또는 제 2 절연층 상부에 능동소자를 형성하는 단계를 포함하는 무선주파수 소자 제조방법이 제공된다

Method of fabricating semiconductor device and radio frequency device

반도체 소자 및 무선주파수 소자의 제조방법이 제공된다. 반도체 소자의 제조방법에 따르면, 바디, 상기 바디 상의 매몰 절연층 및 상기 매몰 절연층 상의 반도체층의 적층 구조를 갖는 복합 기판을 제공한다. 상기 매몰 절연층 및 상기 반도체층을 식각하여 적어도 하나의 트렌치를 형성한다. 상기 적어도 하나의 트렌치 내의 상기 바디 상에 인버젼 방지층을 형성한다. 상기 적어도 하나의 트렌치를 채우도록 상기 인버젼 방지층 상에 매립 보호층을 형성한다. 상기 적어도 하나의 트렌치 밖의 상기 반도체층 상의 상기 인버젼 방지층의 제 1 부분은 제거되고, 상기 적어도 하나의 트렌치 내의 상기 인버젼 방지층의 제 2 부분은 상기 매립 보호층에 의해서 보호되도록, 상기 매립 보호층 및 상기 인버젼 방지층을 평탄화한다

radio frequency device and method of fabricating the same

무선주파수 소자 및 그 제조방법이 제공된다. 일 실시예에 따른 무선주파수 소자에 따르면, 제 1 영역 및 제 2 영역을 포함하는 기판이 제공된다. 반도체층은 상기 기판의 제 1 영역 상에 제공된다. 매몰 절연층은 상기 기판 및 상기 반도체층 사이에 제공된다. 복수의 인버젼 방지층들은 상기 기판의 제 2 영역 상에 제공된다. 가드링 콘택 플러그는 상기 복수의 인버젼 방지층들 중 적어도 하나를 관통하여 상기 기판에 연결된다