Caractérisation en puissance des instructions d'un processeur multicoeur asynchrone

Ce travail porte sur une technique d’estimation de consommation de puissance et d’énergie pour des programmes logiciels exécutés par un processeur multicoeur asynchrone en traitement parallèle. Cette technique se veut d’abord et avant tout simple et de première estimation. L’application de cette technique permet dans un premier temps de caractériser chaque instruction en assembleur en termes de fréquence d’exécution propre et de temps d’exécution distinct. Ces temps d’exécution sont ensuite utilisés dans le calcul théorique d’un modèle de consommation de puissance et d’énergie représentant un programme logiciel exécutant ces mêmes instructions. Les estimations théoriques des consommations de puissance et d’énergie sont validées en les comparant aux mesures expérimentales de consommation effectuées. Des erreurs relatives de moins de 1% sont obtenues pour des programmes simples et des erreurs relatives variant de 6.1% à 9.6% pour les programmes plus complexes. Cette technique permet de connaître très tôt dans le processus de conception la consommation énergétique d’un programme logiciel spécifique exécuté avec un processeur asynchrone. Ultimement, cette technique simple pourrait aider à réduire la consommation énergétique d’un processeur asynchrone en guidant le concepteur dans ses choix algorithmiques

System-Level Power Consumption Modeling and Tradeoff Analysis Techniques for Superscalar Processor Design

High-level decisions in high-performance processors are often decoupled from their ultimate impact on power usage. For example, superscalar hardware and high degrees of pipelining are excellent sources for high parallelism. They often result in higher power usage. This problem is further complicated by the usage patterns of each unit in the processor. The usage patterns are determined by the programs the system executes, and ultimately by the applications the processor is targeted towards. This paper presents systematic techniques to find low-power, high-performance superscalar processors tailored to specific user applications. The model of power is novel because it separates power into architectural and technology components. The architectural component is found via trace-driven simulation, which also produces performance estimates. An example technology model is presented that estimates the technology component, along with critical delay time and real estate usage. This model is base..