Diseño de un regulador con rechazo a variaciones de la fuente de alimentación

Este artículo contiene el diseño de un regulador de tensión lineal de baja caída con rechazo a variaciones de la fuente de alimentación. El regulador utiliza una técnica de cancelación de rizado para reducir las variaciones de la fuente de suministro, cuyas características son presentadas en este documento. Dicho diseño fue realizado con las herramientas del software SYNOPSYS, simulador adquirido por Unisangil; para éste se trabajó con una tecnología de 90 nanómetros. El regulador está compuesto por un voltaje de referencia, un amplificador de error, el transistor de potencia, resistencias de retroalimentación y capacitancia de compensación. Se trabajó con una tensión de alimentación de 1,4V, y un voltaje regulado de 1,2V. Las simulaciones resultado muestran que el regulador siempre es estable sin importar variaciones de carga o de línea; también se muestra gráficamente el PSRR sin carga de -49,9 dB para una frecuencia de 100kHz y con carga de 25mA el PSRR -27 dB para una frecuencia 100kHz

An improved reversed miller compensation technique for three-stage CMOS OTAs with double pole-zero cancellation and almost single-pole frequency response

This paper presents an improved reversed nested Miller compensation technique exploiting a single additional feed-forward stage to obtain double pole-zero cancellation and ideally single-pole behavior, in a three-stage Miller amplifier. The approach allows designing a three-stage operational transconductance amplifier (OTA) with one dominant pole and two (ideally) mutually cancelling pole-zero doublets. We demonstrate the robustness of the proposed cancellation technique, showing that it is not significantly influenced by process and temperature variations. The proposed design equations allow setting the unity-gain frequency of the amplifier and the complex poles' resonance frequency and quality factor. We introduce the notion of bandwidth efficiency to quantify the OTA performance with respect to a telescopic cascode OTA for given load capacitance and power consumption constraints and demonstrate analytically that the proposed approach allows a bandwidth efficiency that can ideally approach 100%. A CMOS implementation of the proposed compensation technique is provided, in which a current reuse scheme is used to reduce the total current consumption. The OTA has been designed using a 130-nm CMOS process by STMicroelectronics and achieves a DC gain larger than 120 dB, with almost single-pole frequency response. Monte Carlo simulations have been performed to show the robustness of the proposed approach to process, voltage, and temperature (PVT) variations and mismatches