Terminaison des codes convolutionnels récursifs doublement-orthogonaux

RÉSUMÉ Le travail de recherche présenté dans ce mémoire est un prolongement des travaux précédemment entamés sur les codes convolutionnels récursifs doublement orthogonaux (RCDO). Ces codes correcteurs d’erreur ont pour objectif de corriger les erreurs se produisant lors de la transmission, dans un canal bruité, de l’information entre une source et un destinataire. À ce jour, ces codes RCDO ont été seulement utilisés dans le contexte d’une transmission en continu et sont uniquement appliqués à des trames de longueurs indéfinies. Cependant, il devient indispensable de considérer le problème lié à la terminaison des codes convolutionnels RCDO lorsque nous envisageons de les utiliser au sein des systèmes de communication basés sur une transmission par paquets tels que WiMax, Ethernet, LTE, etc. Le problème de la terminaison est un problème ouvert en général pour tous les codes convolutionnels récursifs et consiste à ajouter une séquence de bits spécifique à la fin de la trame de sorte que le codeur RCDO reconverge vers l’état initial. Typiquement, cela implique que tous les éléments de délai composant les registres à décalage du codeur possèdent la valeur zéro à la fin de la transmission. Bien que la terminaison des codes RCDO entraîne une légère perte du taux de codage, des améliorations de protection contre les erreurs à la fin de la trame sont effectuées. Les objectifs de ce mémoire sont multiples. Dans un premier temps, ce travail permet d’étudier et de résoudre le problème de terminaison des codeurs RCDO. Nous avons proposé une nouvelle technique de terminaison capable de trouver les bits de terminaison qui permettent de reconduire le codeur RCDO vers l’état initial toute en assurant une complexité raisonnable associée à la génération de la séquence de terminaison. Cette technique nous a permis de réduire le plus possible la longueur de la séquence de terminaison à environ celle de la mémoire du codeur. À partir de la technique de terminaison proposée, il devient possible de définir les conditions de la terminaison qu’on doit imposer aux connexions du codeur dans le but de générer des codes RCDO terminables. En tenant compte des conditions de terminaison ainsi que des conditions de double orthogonalité, nous avons aussi proposé un nouvel algorithme de recherche capable de construire une architecture efficace des codeurs RCDO multi-registres terminables.----------Abstract This thesis presents an extension of a previous work started on Recursive Convolutional Doubly-Orthogonal (RCDO) codes. These error correcting codes are designed to detect and/or to correct errors caused by the corruptive channel noise during the transmission of data from a source to a destination. So far, RCDO codes were only decoded in a streaming fashion and were only applied to frames of indefinite lengths. However, it is essential to consider the termination for convolutional RCDO codes when used in packet-based communication systems such as WiMax, Ethernet and LTE. The termination problem remains an open and complex problem for all recursive convolutioanl codes and consists of adding a well-defined sequence of tail bits at the end of the frame so that the RCDO encoder can converge to the initial state, usually the all-zero state, which denotes that all the next information and parity bits are zero. Although the termination of RCDO codes causes a small loss of the coding rate, this can facilitate a good error performance over the last bits of a frame. This thesis has several objectives. First of all, this work studies and solves the RCDO encoder termination problem. In fact, for convolutional codes, the feedforward encoders can be terminated by simply injecting a sequence of zeros to their inputs. However, this is not a trivial problem for RCDO encoders due to their particular recursive structure. A termination sequence, whose component depends on the encoder state, can be determined by solving a system of linear equations over GF(2). For that purpose, we propose a novel termination algorithm for generating, with a reasonable complexity, the tail bits that takes the encoder back to a known state. Moreover, this algorithm allows to minimize the length of the termination sequence to approximately the code memory. From the proposed termination algorithm, it becomes possible to define a number of additional conditions, called termination conditions, which must be imposed on the encoder’s connexions in order to make the RCDO encoder terminable. Taking into consideration the terminations conditions, along with the code doubly orthogonal conditions, we also propose a new searching algorithm capable of building an efficient architecture of multi shift registers terminable RCDO encoders

Conception et prototypage de décodeurs à seuil itératif à haut débit

Codage de canal -- Système de communication numérique -- Principe du codage correcteur d'erreur -- Les codes LDPC -- Les codes Turbo -- Les codes CDO -- Notions matérielles -- La technologie FPGA -- Les FPGA de la famille Virtex-II pro de Xilinx -- Délai critique d'un circuit numérique -- Stratégie de resynchronisation d'un circuit numérique -- Environnement d'évaluation des performances d'erreur du DSI -- Décodeur à seuil itératif à haut débit des codes CDO -- Architecture du décodeur à seuil -- Le pondérateur -- Les registres à décalage -- Technique de pipelinage du décodeur -- Stratégie de resynchronisation du décodeur -- Emplacements des étages de pipeline -- Capacité de pipelinage d'un codeur CDO -- Implémentation des composants pipelinés -- Système de communication adapté aux codes perforés -- Gestionnaire d'horloge -- Endoceur perforé -- Décodeur à seuil itératif adapté aux codes perforés -- Recherche de générateurs des codes PCDO à taux compatibles et à haute capacité de pipelinage -- Codes convolutionnels doublement orthogonaux à multi-registres à décalage -- Définition des codes M-CDO -- Simplification des codes M-CDO -- Représentation vectorielle des différences simples et doubles -- Simplification des conditions de la définition des codes M-CDO -- Décodeur à seuil itératif à haut débit de codes M-CDO -- Les registres à décalage -- Le noyau de logique combinatoire -- Pipelinage du décodeur à seuil des codes M-CDO -- Nombre d'emplacements des étages de pipeline -- Capacité de pipelinage d'un générateur de codes M-CDO -- Recherche des meilleurs générateurs de codes M-CDO -- Notations utilisées -- Comparaison des délais des deux architectures du pondérateur -- Choix de la résolution interne du décodeur -- Pipelinage du décodeur à seuil -- Influence de l'architecture du registre à décalage élémentaire -- Exemple de pipelinage d'un décodeur à seuil des codes M-CPDO -- Prototypage du DSI des codes PCDO à taux compatibles -- Simulation du gestionnaire d'horloge -- Résultats expérimentaux du DSI des codes PCDO à taux compatibles -- Influence de la potection quasi-EEP sur les performances -- Comparaison des codes doublement orthogonaux