Prédistorsion NARMA d'un amplificateur de puissance RF à caractéristique non monotone et conception d'une plateforme de prédistorsion flexible

Dans le but d’augmenter l’efficacité énergétique des amplificateurs de puissance RF, l’utilisation de mécanismes de reconfiguration hardware a été suggérée dans la littérature. Dans de telles circonstances, il peut y avoir aggravation des effets non linéaires à un point tel que la courbe d’entrée/sortie d’un amplificateur présente une caractéristique non monotone. Des techniques de prédistorsion logicielles permettent d’améliorer la linéarité des amplificateurs RF. Certaines tiennent compte de l’effet mémoire. C’est le cas de la méthode de prédistorsion NARMA, qui est particulièrement utile en raison de sa simplicité d’utilisation dans le cadre d’un environnement de développement. Dans le cas d’un amplificateur dont la caractéristique est non monotone, il est difficile d’obtenir un modèle de prédistorsion NARMA de façon rapide et déterministe. Au terme d’une analyse mathématique du problème, ce travail introduit une équation explicite qui permet de calculer rapidement et de façon déterministe un module de prédistorsion de type NARMA. Cette équation a été traduite en un algorithme qui a été mis à l’épreuve dans le cadre d’une simulation. Finalement, la conception d’un système de prédistorsion partiellement réalisé est détaillée. Le but de ce système est d’accélérer le développement en fournissant une flexibilité de configuration et une facilité d’utilisation

Détecteur d'enveloppe à faible courant et 100 MHz de bande passante et caractérisation de son fonctionnement avec un amplificateur RF de puissance en technologie CMOS 0.18 um à 1.88 GHz

Ce mémoire présente un détecteur d’enveloppe à faible courant et à large bande passante prévu pour être intégré dans l’architecture de l’amplificateur de puissance en circuits intégrés CMOS d’un appareil mobile. Cette architecture cible des fonctions de contrôle à faible puissance pour l’amélioration de l’efficacité de l’amplificateur de puissance tout en répondant à des besoins de technologies de communication telles que la fréquence d’opération du LTE et la bande passante du LTE-A. Le détecteur d’enveloppe démontre une grande intégrabilité par sa faible surface de semi-conducteur (6000 μm2) et par l’utilisation d’une fonction novatrice de calibration intégrée pour l’ajustement de sa plage dynamique de tension de sortie qui facilite l’interfaçage entre le détecteur et les circuits de contrôles. Des mesures expérimentales sur un détecteur d’enveloppe conçu en CMOS 0,18 μm ont démontré une consommation statique de 2,3 mW avec une alimentation de 1.8 V et une bande passante de 110 MHz. Afin de valider la fonctionnalité du détecteur, un système RF où le détecteur est couplé à l’entrée d’un amplificateur en CMOS 0.18 μm a été implémenté. Ce système RF démontre que l’effet du détecteur sur les performances d’un étage de sortie d’un amplificateur de puissance est minimisé par sa grande impédance d’entrée. Le deuxième volet de ce mémoire est la caractérisation des performances d’une matrice d’amplification RF sur puce en CMOS 0,18 μm en termes de niveaux de polarisation, de gain, de puissance délivrée et d’efficacité. L’objectif est de fournir à la communauté scientifique des informations pertinentes facilitant la conception de module d’amplificateur de puissance RF plus complexe. La matrice d’amplification, qui est intégrée sur la même puce que le détecteur, est opérée en classe AB à une fréquence de 1,88 GHz et alimentée à 3,3 V. Des mesures expérimentales ont démontré un gain de 13,7 dB en faible puissance, un point de compression de 1dB (P1dB) à une puissance de sortie de 19 dBm et une efficacité énergétique (PAE) de 17,4 % à P1dB