Développement de méthodologies d'Eco-conception pour le secteur microélectronique

L'éco-conception est un processus permettant aux entreprises industrielles d'assumer leur responsabilité relative aux impacts générés par leurs produits. Les contraintes liées aux impacts environnementaux sont intégrées dans les stades avancés de la conception. Du fait de ses spécificités, tant au niveau de la structure du produit que de la complexité des processus de conception, l'industrie microélectronique s'est trouvée jusqu'alors en marge de considérations avancées sur l'impact de ses produits. L'objectif du travail de recherche est de définir une méthodologie d'éco-conception dédiée à la microélectronique permettant d'identifier les méthodes, outils et indicateurs susceptibles d'être déployés dans les départements de R&D. La stratégie associée vise à accroître la sensibilité environnementale des concepteurs et à les conduire à trouver des alternatives influant positivement sur l'environnement. Notre méthodologie repose sur une plateforme méthodologique intégrant plusieurs outils, chacun dédié à une activité indépendante de la conception de produits microélectroniques. L'évaluation environnementale est basée sur l'analyse de cycle de vie (ACV). Dans les phases préliminaires de conception, la connaissance du produit (structure, propriétés et performances) est limitée, alors la modélisation de son cycle de vie est réalisée à l'aide d'ACV-simplifiée : cela consiste à prédire l'impact d'un produit en développement grâce à des mécanismes d'adaptation par analogie basés sur l'étude des générations précédentes. En plus de solutions techniques appropriées, l'intégration de l'éco-conception dans une entreprise nécessite certains changements organisationnels : une modification du processus de conception a été proposée ainsi que des recommandations pour l'intégration d'un système de gestion de l'environnement orienté sur les produits.Eco-design represents a natural process for industries wishing to fulfil their role in safeguarding environment and resources. The constraint linked to impacts becomes a decisive factor which can be systematically integrated in the early stages of products development. Because of chips specificities, both in structure and complexity of design process, microelectronic industry has been up to now out of advanced considerations related to chips environnemental performances. Our target was to define an eco-design methodology dedicated to microelectronic sector including the identification of methods, tools and indicators which have the highest chance to be deployed in R&D departments. The strategy aims to increase designers' environmental consciousness and drive them to explore innovative opportunities that can positively impact the environment during design phase. Our methodology relies on a platform integrating three tools, each one of them dedicated to a part of chip design. Environmental analysis is based on Life Cycle Assessment (LCA). In the preliminary stages of design, knowledge on product (structure, properties and performances) is limited so the evaluation is assessed using Quick LCA : it consists in predicting the environmental footprint of an under-development product thanks to adaptive mechanism based on the evaluation of previous generations. In addition to technical solutions, an optimized integration of an innovative process such as eco-design requires organizational changes into the company: a proposal for internal design process modification was done including recommendations for integration of a product-oriented management system.SAVOIE-SCD - Bib.électronique (730659901) / SudocGRENOBLE1/INP-Bib.électronique (384210012) / SudocGRENOBLE2/3-Bib.électronique (384219901) / SudocSudocFranceF

Méthodologie de conception de composants intégrés protégés contre les attaques par corrélation

The cryptographic circuits, because they contain confidential information, are subject to fraudulent manipulations called attacks from malicious people. Several attacks have been identified and analyzed. Among them DPA (Differential Power Analysis), DEMA (Differential Electromagnetic Analysis), DBA (Differential Behaviour Analysis) and probing attacks form the class of correlation attacks and are considered as the most dangerous because they allow to retrieve, at lower cost, secret keys of cryptographic algorithms. Designers of secure circuits have thus added counter-measures to protect their circuits from these attacks. Counter-measures overhead got to have a minimum of impact on circuit’s cost and performances. In this thesis, we first focus on correlation attacks; the principle of these attacks is described as well as the main counter-measures to address them. A formalism describing these attacks is also proposed. Second, we study the safe evaluation tools to estimate the resistance of integrated circuits towards correlation attacks. After a state of the art on the existing tools, we describe our tool based on a search of correlations between the designer's model and the model which can be predicted by an attacker. The analysis of the correlations determines the most sensitive bits to complete an attack. This tool is integrated into the design flow to asses the strength of cryptographic algorithms at RTL (Register Transfer Level) and gate levels. An application of our flow on several models of the algorithm AES (Advanced Encryption Standard) with and without counter-measures is proposed. The obtained results have demonstrated the effectiveness of our technique.Les circuits cryptographiques, parce qu'ils contiennent des informations confidentielles, font l'objet de manipulations frauduleuses, appelées communément attaques, de la part de personnes mal intentionnées. Plusieurs attaques ont été répertoriées et analysées. Parmi elles, les attaques DPA (Differential Power Analysis), DEMA (Differential Electromagnetic Analysis), DBA (Differential Behavior Analysis) et les attaques en probing forment la classe des attaques par corrélation et sont considérés comme les plus redoutables car elles permettent de retrouver, à moindre coût, les clefs de chiffrement des algorithmes cryptographiques. Les concepteurs de circuits sécurisés ont été donc amené à ajouter des parades, appelées contre-mesures, afin de protéger les circuits de ces attaques. Ces contremesures doivent impacter au minimum les performances et le coût du circuit. Dans cette thèse, nous nous intéressons dans un premier temps aux attaques par corrélation, le principe de ces attaques est décrit ainsi que les principales contre-mesures pour y parer. Un formalisme décrivant de manière unique ces attaques est aussi proposé. Dans un deuxième temps, nous étudions les outils d'évaluation sécuritaires qui permettent d'estimer la résistance des circuits intégrés face aux attaques par corrélation. Après un état de l'art sur les outils existants, nous décrivons notre outil basé sur une recherche de corrélations entre le modèle du concepteur et le modèle qui peut être prédit par un attaquant. L'analyse de corrélations permet de déterminer les bits les plus sensibles pour mener à bien une attaque. Cet outil est intégré dans le flot de conception permettant ainsi d'évaluer la résistance des algorithmes cryptographiques au niveau RTL (Register Transfer Level) et portes.Les circuits cryptographiques, parce qu'ils contiennent des informations confidentielles, font l'objet de manipulations frauduleuses, appelées communément attaques, de la part de personnes mal intentionnées. Plusieurs attaques ont été répertoriées et analysées. Parmi elles, les attaques DPA (Differential Power Analysis), DEMA (Differential Electromagnetic Analysis), DBA (Differential Behavior Analysis) et les attaques en probing forment la classe des attaques par corrélation et sont considérés comme les plus redoutables car elles permettent de retrouver, à moindre coût, les clefs de chiffrement des algorithmes cryptographiques. Les concepteurs de circuits sécurisés ont été donc amené à ajouter des parades, appelées contre-mesures, afin de protéger les circuits de ces attaques. Ces contremesures doivent impacter au minimum les performances et le coût du circuit. Dans cette thèse, nous nous intéressons dans un premier temps aux attaques par corrélation, le principe de ces attaques est décrit ainsi que les principales contre-mesures pour y parer. Un formalisme décrivant de manière unique ces attaques est aussi proposé. Dans un deuxième temps, nous étudions les outils d'évaluation sécuritaires qui permettent d'estimer la résistance des circuits intégrés face aux attaques par corrélation. Après un état de l'art sur les outils existants, nous décrivons notre outil basé sur une recherche de corrélations entre le modèle du concepteur et le modèle qui peut être prédit par un attaquant. L'analyse de corrélations permet de déterminer les bits les plus sensibles pour mener à bien une attaque. Cet outil est intégré dans le flot de conception permettant ainsi d'évaluer la résistance des algorithmes cryptographiques au niveau RTL (Register Transfer Level) et portes

Une architecture programmable de traitement des impulsions zéro-temps mort pour l'instrumentation nucléaire

In the field of nuclear instrumentation, digital signal processing architectures have to deal with the poissonian characteristic of the signal, composed of random arrival pulses which requires current architectures to work in dataflow. Thus, the real-time needs implies losing pulses when the pulse rate is too high. Current architectures paralyze the acquisition of the signal during the pulse processing inducing a time during no signal can be processed, this is called the dead time. These issue have led current architectures to use dedicated solutions based on reconfigurable components such as FPGAs. The requirement of end users to implement a wide range of applications on a large number of channels leads to propose an easily programmable architecture platform (C, C++). This thesis present presents a digital “pulse-driven” architecture that meets these constraints. This architecture is first composed of pulse extractors. They are capable of dynamically extracting the pulses according to their size for any type of detector that delivering pulses. These pulses are then distributed on a set of programmable and independent Functional Units (FU) which are "pulses driven". These FUs are able to handle the arrival of non-deterministic events and variable program execution times and indeterminate in advance. The virtual prototype of the architecture is developed in cycle accurate SystemC and shows promising results in terms of scalability while maintaining zero dead time. This architecture paves the way for novel real time pulse processing by reducing the gap between embedded real time processing and offline processing.Dans l'instrumentation nucléaire, les architectures de traitement numérique du signal doivent faire face à la nature poissonienne du signal, composée d'impulsions d'arrivées aléatoires qui imposent aux architectures actuelles de travailler en flux de données. En effet, si le débit d'impulsion est trop élevé, les besoins en temps réel impliquent de paralyser l'acquisition du signal durant le traitement d'une impulsion. Durant ce délai, appelé temps mort, des impulsions peuvent être perdues. Cette contrainte conduit les architectures actuelles à utiliser des solutions dédiées à base de FPGA. Les utilisateurs finaux doivent cependant pouvoir mettre en oeuvre un large éventail d'applications sur un nombre de canaux d'acquisition qui varie. Ce besoin en flexibilité conduit à proposer une architecture programmable (C, C ++). Cette thèse présente une architecture numérique « dirigée par les impulsions » qui répond à ces contraintes. En premier lieu, cette architecture se compose d'extracteurs d'impulsions capables d'extraire de façon dynamique les impulsions en fonction de leur taille pour n'importe quel type de détecteur délivrant des impulsions. Ces impulsions sont ensuite distribuées sur des unités fonctionnelles programmables (FU) indépendante. Ces FUs gèrent l'arrivée d'événements aléatoires et des durées d'exécution de programme non-déterministes. Le simulateur de l'architecture est développé en SystemC au cycle d'horloge près. Il montre des résultats prometteurs en termes de passage à l'échelle, tout en maintenant le zéro-temps mort. Cette architecture permet d'embarquer de nouveaux algorithmes de traitement des impulsions traditionnellement utilisés hors ligne

La régulation de l'internet: noms de domaine et droit des marques

Les conflits entre les noms de domaine et les marques de commerce surgissent essentiellement par manque de coordination entre le système d'enregistrement des noms de domaine et celui des marques. Les marques sont enregistrées par des autorités publiques gouvernementales et les droits qui en découlent ne peuvent s'exercer que sur le territoire du pays d'origine. Le système d'enregistrement des noms de domaine, basé sur la règle "du premier arrivé, premier servi", ne connaît pas de limites géographiques et ignore le principe de spécialité propre aux marques de commerce. L'absence de lien entre ces deux systèmes a permis, l'enregistrement comme noms de domaine par des tiers, de marques de commerce de renom suscitant la confusion quant aux origines des sites. Le nom de domaine constitue un nouveau signe distinctif se situant à la frontière de la régulation technique et du contenu et représente le cadre idéal pour étudier les fondements légitimes de l'intervention du droit dans le cyberespace. En effet, le système des noms de domaine se construit autour de choix et de contraintes techniques dont les concepteurs n'imaginaient pas qu'ils deviendraient la source d'un important contentieux. Les noms de domaine, portes d'accès au réseau, font l'objet d'une tentative de régulation qui concilie les forces contraires de l' ''aterritorialité'' des noms de domaine, avec la "territorialité" des marques de commerce. Cette régulation repose sur la synergie entre l'architecture technique, les normes sociales, l'autoréglementation, le marché et la loi et se présente comme un laboratoire d'idées pour une définition de la régulation de l'Internet. La problématique des noms de domaine et des marques de commerce, constitue une application pratique de cette "corégulation" et amorce ainsi une évolution juridique, facteur de construction du droit sur l'Internet.Conflicts between domain names and trademarks law, mainly arise from the lack of coordination between their registration processes. The choice and registration of domain names is not subject to any formal regulation and is established on a "first-come first-serve" basis and trademarks are instead subject to a statutory system. Moreover, an important difference between trademarks and domain names is the scope of their reach. Domain names have an instantaneous transnational presence, while trademark law depends on a legislative territory. When a trademark holder wishes to establish himself on the Internet, the holder is sometimes confronted with the fact that someone has already registered a domain name using his own mark. Domain names, as new commercial identifiers, are gateways to web sites and have become one of the most contentious legal issues on the Internet. Therefore, it is of the utmost importance to study the legal interactions in cyberspace in order to find solutions on how they should be handled. The Domain Name System (DNS) is an ideal framework to do so. The current controversy over the Internet’s DNS raises important questions about how the Internet should be administered and governed. A Governance, resulting from the synergy between the technical architecture, social norms, self-regulation, contracts and the law, is not unique to cyberspace. However, the conflict between domain names and trademarks c1early shows the need to search for new directions and develop policy cooperation (or regulated self regulation) in order to predict, establish and monitor the rules governing the Internet

Entretiens / Interviews / Entrevistas

Quelle est leur activité sur l\u27internet? Quelle est leur opinion sur l\u27avenir du réseau, l\u27avenir de l\u27imprimé, le livre électronique, le droit d\u27auteur, le multilinguisme, le cyberespace, la société de l\u27information, etc.? Ces entretiens ont été menés entre 1998 et 2001 (avec un entretien complété en 2002) avec une centaine de professionnels de l\u27information: bibliothécaires-documentalistes, chercheurs, écrivains, éditeurs, gestionnaires, journalistes, libraires, linguistes, professeurs, traducteurs, etc., francophones et non francophones. Ces entretiens sont trilingues. La totalité des entretiens est disponible en français. Une grande partie est disponible en anglais. Quelques entretiens sont disponibles en espagnol