[[alternative]]Design and IP Implementation of Low-Voltage Low-Power GHz PLL with BIST

計畫編號：NSC91-2215-E032-001研究期間：200208~200307研究經費：889,000[[sponsorship]]行政院國家科學委員