3 research outputs found

    Estimation de la consommation au niveau architectural pour les circuits dédiés au traitement du signal

    Get PDF
    - La consommation des circuits intégrés, en particulier dans le domaine du traitement de signal embarqué, est devenue une contrainte de conception primordiale. Il est donc nécessaire de mettre en oeuvre des outils de conception haut-niveau spécifiques au problème de la basse consommation, aussi bien pour les applications portables que pour les applications hautes performances. Dans cet article nous présentons notre outil d'estimation de la consommation au niveau architectural, PowerCheck, intégré dans l'environnement BSS (Breizh Synthesis System, http://archi.enssat.fr/bss). PowerCheck est situé en aval de la synthèse architecturale et estime la consommation de l'application à partir des caractéristiques de l'architecture et de l'assignation temporelle de l'algorithme sur ladite architecture. L'intérêt principal de notre approche est la prise en compte des propriétés du signal, à savoir les corrélations spatiale et temporelle, et de l'architecture complète

    A VHDL-Based Approach for Power Estimation of Embedded Systems

    No full text
    Power dissipation has become one of the main constraints during the design of embedded systems and VLSI circuits in the recent years, due to the continuous increase of the integration level and the operating frequency. The aim of this paper is to present an innovative conceptual framework suitable for achieving accurate and efficient estimation of power dissipation for embedded systems described in VHDL at the behavioral and Register Transfer levels. The goal is to provide the designer with the capability of analyzing and comparing different solutions in the architectural design space, before the synthesis. The analytical power model is hierarchical, considering the different parts of the target system architecture, mainly the data-path, the memory, the control logic and the embedded core processor. Experimental results have been obtained by applying the proposed power model to benchmark circuits
    corecore