Power conversion techniques in nanometer CMOS for low-power applications

As System-on-Chip (SoCs) in nanometer CMOS technologies grow larger, the power management process within these SoCs becomes very challenging. In the heart of this process lies the challenge of implementing energy-efficient and cost-effective DC-DC power converters. To address this challenge, this thesis studies in details three different aspects of DC-DC power converters and proposes potential solutions. First, to maximize power conversion efficiency, loss mechanisms must be studied and quantified. For that purpose, we provide comprehensive analysis and modeling of the various switching and conduction losses in low-power synchronous DC-DC buck converters in both Continuous Conduction Mode (CCM) and Discontinuous Conduction Mode (DCM) operation, including the case with non-rail gate control of the power switches. Second, a DC-DC buck converter design with only on-chip passives is proposed and implemented in 65-nm CMOS technology. The converter switches at 588 MHz and uses a 20-nH and 300-pF on-chip inductor and capacitor respectively, and provides up to 30-mA of load at an output voltage in the range of 0.8-1.2 V. The proposed design features over 10% improvement in power conversion efficiency over a corresponding linear regulator while preserving low-cost implementation. Finally, a 40-mA buck converter design operating in the inherently-stable DCM mode for the entire load range is presented. It employs a Pulse Frequency Modulation (PFM) scheme using a Hysteretic-Assisted Adaptive Minimum On-Time (HA-AMOT) controller to automatically adapt to a wide range of operating scenarios while minimizing inductor peak current. As a result, compact silicon area, low quiescent current, high efficiency, and robust performance across all conditions can be achieved without any calibration

Design, modelization and realization of integrated inductive components for low power supplies and microsystems

Full integration of energy conversion devices for compact power supply circuits is still encountering strong technological locks, especially to integrate passive inductive and capacitive components. The increasing working frequency of those devices, which already reaches 1 Megahertz, would enable the size reduction of passive components and then their integration. Nevertheless, losses, which highly depend on frequency and technology, may complicate or even stop this increase.\ud The objective of this thesis is the systematic study of integrated inductors structures through the developing of precise modeling and simulating methods on the frequency range from 0Hz to 1GHz. First, an analytic model based on PEEC (Partial Element Equivalent Circuit) method has been developed. This modeling approach has been adapted to the studied components: rotational symmetry, not negligible section conductors, inhomogeneous media, etc… The final model splits the physical study of the component into two steps: electromagnetic computations on subparts of the set (partial elements) and global frequency response calculus with the equivalent electrical models of the subparts. A full process for the technological realization of inductive components has also been achieved in order to experimentally verify the modeling. The improvement of design resolution and increase of copper electroplating thickness, as planarization of conductor levels with SU8 resin have been specifically studied. Those overhangs have permitted the realization of multilevel and multiconductor inductors which present good features at high frequency. Finally, the characterization of prototypes at low frequency has been enabled by the realization of an impedance measurement bench we developed for the range from 40Hz to 110MHz and high frequency characterizations have been performed with a network analyzer. This work has been completed by the development of a very fast computing analytical model for the calculus of the magnetic field in integrated inductors. This method has been used to find the repartition of the magnetic field generated by integrated planar magnetic actuators excited by a DC current for a microsystems and microfluidics application.---------------------------------------------------------------L’intégration complète des dispositifs de conversion d’énergie destinés à créer des circuits d’alimentation compacts se heurte encore aujourd’hui à des contraintes technologiques fortes sur l’intégration des composants passifs inductifs et capacitifs. La fréquence de fonctionnement de ces dispositifs, d’ores et déjà de l’ordre du MHz, en augmentant pourrait réduire la taille de ces composants passifs et donc permettre leur intégration. Cependant, les pertes fortement liées à la fréquence et à la technologie, freinent encore cette augmentation.\ud Cette thèse a pour objectif l’étude systématique de structures d’inductances intégrées à travers le développement d’une modélisation accompagnée de simulations précises pour le développement d’une méthodologie de simulation valable sur la plage de fréquence de 0Hz à 1GHz. Pour cela, un modèle analytique basé sur la méthode PEEC (Partial Element Equivalent Circuit) a d’abord été développé. Ce type de modèle a du être adapté aux topologies des composants étudiés : symétrie cylindrique, conducteurs de section non négligeable, milieux non homogènes… Ce modèle décompose l’étude du composant en deux étapes : calculs électromagnétiques menés sur des sous-parties du composant (éléments partiels) et calcul de la réponse fréquentielle globale à partir de modèles électriques des éléments partiels. Un procédé complet de réalisation technologique des composants inductifs a également été mis au point en parallèle afin de valider expérimentalement la modélisation. L’amélioration de la résolution des motifs et l’augmentation de l’épaisseur des dépôts lors des étapes de croissance électrolytique du cuivre, ainsi que la planarisation des niveaux de conducteurs avec de la résine SU8 ont fait l’objet d’études spécifiques. Ces avancées ont permis la réalisation de selfs multibrin et multiniveau qui présentent des caractéristiques électriques intéressantes en haute fréquence. Enfin, la caractérisation des prototypes en basse fréquence a été rendue possible par la mise en oeuvre d’un banc de mesure d’impédance pour la gamme de fréquence de 40 Hz à 110MHz et des caractérisations en haute fréquence effectuées à l’aide d’un analyseur de réseau. Ces travaux ont été complétés par la mise au point d’une méthode analytique de calcul du champ magnétique. Les calculs permettent de prédire la répartition du champ magnétique généré par des actionneurs magnétiques planaires intégrés excités en courant continu