Fast Algorithm and Architecture Design of H.264/AVC High Profile Intra Frame Coder for HDTV1080p Applications

幀內畫面編碼主要用於影像壓縮中的任務是解決單張畫面上空間的冗餘，而H.264/AVC中的幀內畫面編碼則是採用邊界形成的各種預測方向進行預測並找尋最佳預測模式；在幀內畫面編碼的預測模式中，我們使用兩種快速演算法，其一是在I4MB預測模式使用三方向性三步演算法，減少最佳模式判斷錯誤機率以增加畫面品質，並與修改版三步演算法所需運算模式數量相同；同時I8MB預測模式數量從九種預測模式變成最多四種預測模式，藉由減少預測模式的數量來減少所需要運算的時間，以達到降低工作頻率的目的。 硬體架構方面，為配合I8MB預測模式所需要的邊界，我們重新規畫了幀內預測畫面產生器的排程，提高其運算資料的使用率，並且利用新規畫的排程，安插I8MB預測模式所需要的邊界並產生I8MB預測時所需要預測畫面，因此不論I8MB預測模式中所需預測的模式為何，不需要額外的硬體即可立即產生其所需的預測畫面，同時我們的架構亦能處理I16MB平面模式的預測。採用單一核心之多重轉換架構，可以同時產生整數轉換和Hadamard轉換的結果，來達到減少執行週期與維持影像品質模式，模式預測時採用的是經過Hadamard轉換後的相減轉換絕對值之和(Sum Of Absolute Transformed Differences)值，如此跟幀間預測的成本才會相同，減少預測錯誤的發生而得到最佳的預測模式決定。 我們提出規格為每秒30張畫面FullHD 1080p解析度，以8點像素平行度的H.264/AVC高級規範幀內畫面預測與編碼架構電路，其運作頻率為155 MHz，若此電路運作於HD 720p@30fps的規範，則僅需68.1 MHz內即可完成。In this thesis, we proposed two fast intra prediction algorithms for 4×4 intra prediction (I4MB) and 8×8 intra prediction (I8MB) respectively. The proposed I4MB fast algorithm utilizes Three-Directional Three-Step algorithm to improve the rate-distortion algorithm and to reduce the intra prediction modes. For I8MB, only four prediction modes at most are performed to reduce the computational complexity. In the light of our fast algorithms, we propose a novel data scheduling to improve the hardware utilization. We also utilize the proposed multi-transform architecture with unified kernel to perform the integer transform and the sum of absolute transformed difference (SATD) value simultaneously. The implementation result shows that the proposed architecture can achieve H.264/AVC high profile (HP) HD720p and HD1080p intra coding in real-time at 68.1MHz and 155MHz respectively by using UMC 0.09μm 1P9M CMOS process.第一章 引言 1 一、 視訊壓縮技術與標準 1 二、 H.264/AVC視訊標準 3 三、 論文組織 5 第二章 幀內畫面預測編碼 7 一、 前言 7 二、 幀內畫面預測 8 (一) I4MB ─ 4×4亮度預測模式 8 (二) I16MB ─ 16×16亮度預測模式 10 (三) 8×8彩度預測模式 11 (四) I8MB ─8×8亮度預測模式 12 三、 H.264/AVC轉換 14 (一) 前言 14 (二) 4×4 Integer Transform 15 (三) 4×4 Hadamard Transform 17 (四) 8×8 Integer Transform 18 (五) 8×8 Hadamard Transform 19 (六) 2×2 Hadamard Transform 20 (七) 4×4 Inverse Integer Transform 20 (八) 8×8 Inverse Integer Transform 21 四、 量化與反量化 21 (一) 前言 21 (二) 量化 22 (三) 反量化 25 五、 熵編碼 28 六、 幀內模式決定 30 第三章 架構回顧 33 一、 幀內畫面編碼架構討論 33 二、 Analysis, Fast Algorithm, and VLSI Architecture Design for H.264/AVC Intra Frame Coder [10] 33 三、 An Efficient Hardware Architecture of Intra Prediction and TQ/IQIT Module for H.264 Encoder [11] 35 四、 A High-Definition H.264/AVC Intra-Frame Codec IP for Digital Video and Still Camera Applications [12] 37 五、 A 61MHz 72K GATES 1280x720 30FPS H.264 INTRA ENCODER [13] 39 六、 A Quality Scalable H.264/AVC Baseline Intra Encoder for High Definition Video Applications [14] 41 七、 ALGORITHM AND ARCHITECTURE DESIGN FOR INTRA PREDICTION IN H.264/AVC HIGH PROFILE [15] 43 八、 A 64 mW High Picture Quality H.264/MPEG-4 Video Codec IP for HD Mobile Applications in 90 nm CMOS [16] 45 九、 A REAL TIME H.264/AVC INTRA FRAME PREDICTION HARDWARE ARCHITECTURE FOR HDTV 1080P VIDEO [17] 46 十、 A 140-MHz 94 K Gates HD1080p 30-Frames/s Intra-Only Profile H.264 Encoder [18] 48 十一、 Low Power H.264/AVC Intra Prediction for Image Processing [19] 50 十二、 典型幀內編碼架構比較 52 第四章 快速演算法和結果 55 一、 I4MB之快速演算法 55 (一) 前言 55 (二) 三步演算法 55 (三) 修改版三步演算法 56 (四) 三方向性三步演算法 57 (五) 模擬結果 60 二、 I8MB之快速演算法 70 (一) 前言 70 (二) 演算法 71 (三) 演算法分析 71 (四) 模擬結果 78 三、 綜合模擬結果 88 第五章 H.264/AVC高級規範幀內編碼硬體架構 99 一、 前言 99 二、 設計挑戰 100 三、 系統架構演算法分析 104 四、 硬體平行度分析 108 五、 幀內預測硬體架構 109 六、 幀內預測子產生器之架構 113 (一) 前言 113 (二) I4MB預測 114 (三) I16MB預測 116 (四) I8MB預測 118 (五) 幀內預測子產生器架構 122 七、 多重轉換架構和反轉換架構 126 (一) 多重轉換架構 126 (二) 反轉換架構 132 八、 量化與反量化 134 九、 熵編碼 138 第六章 晶片設計實作 143 一、 晶片設計流程 143 二、 硬體實作 144 三、 晶片實作結果 146 四、 比較與貢獻 148 第七章 結論 151 參考文獻 15