Mappings of algorithms on Processor Networks

Abstract

In dit proefschrift wordt de implementatie van algoritmen op processornetwerken besproken. De uitvoering van een algoritme wordt daarbij beschouwd als een collectie van communicerende processen die gerepresenteerd wordt als een dynamische graaf waarvan de knopen de processen zijn en de takken de communicatiemogelijkheden. Het processor netwerk wordt eveneens als een graaf gerepresenteerd, namelijk een graaf met als knopen de processoren en als takken de verbindingen tussen de processoren. De implementatie van een algoritme op een processor netwerk is hierdoor een afbeelding van een berekeningsgraaf naar een implementatiegraaf. Een eis aan de afbeelding is dat het werk evenredig over de processoren verdeeld wordt. De kosten van zo'n afbeelding worden gedefinieerd als de grootste afstand tussen twee processoren waarop twee buurprocessen afgebeeld zijn. Voor de geschiktheid van een processor netwerk ads implementatiegraaf worden ondermeer twee mates geintroduceerd. De eerste maat, de traagheid van een processor netwerk, geeft de gemiddelde tijd weer die nodig is om in het processor netwerk een boodschap van zender naar ontvanger to sturen. De tweede maat, de capaciteit van een processor netwerk, geeft het totale aantal boodschappen weer dat het netwerk per tijdseenheid kan afhandelen. Een operatie op grafen wordt voorgesteld waarmee grafen geconstrueerd kunnen worden met een kleine traagheid en een grote capaciteit. Een theorie over afbeeldingen met minimale kosten wordt gegeven. Deze theorie wordt ondermeer toegepast voor de constructie van dergelijke afbeeldingen van volledige, binaire bomen naar boolean n-cubes. ... Zie: Samenvatting