Skip to main content
Article thumbnail
Location of Repository

DISAIN PENGUAT OPERASIONAL (OP-AMP) DUA STAGE UNTUK APLIKASI ADC SIGMA-DELTA (∑∆) DENGAN KECEPATAN TINGGI MENGGUNAKAN CMOS TEKNOLOGI AMS 0,35 µm

By joko purnomo

Abstract

Kebutuhan op-amp kecepatan tinggi untuk penerapan ADC sangat signifikan, hal ini karena banyak perangkat multimedia membutuhkan ADC sebagai sarana konversi analog ke digital. Selain itu dapat diaplikasikan untuk penguatan video. Metode yang digunakan dalam desain adalah eksperimen dengan simulasi perangkat lunak mentor graphic. Terdapat dua tahapan disain, yang pertama perancangan rangkaian op-amp dua stage dan kedua desain lay-out chip op-amp dua stage. Disain op-amp dua stage dengan menggunakan CMOS teknologi AMS 0,35μm yang bertujuan untuk pengembangan pada penguatan terbuka <60dB, lebar pita frekuensi >250MHz, tegangan OS ≈ 0V, konsumsi daya < 10mW dan tegangan kerja 3,3V untuk ADC Sigma-Delta (∑∆) 8-bit

Topics: QA75 Electronic computers. Computer science, QA76 Computer software
Year: 2009
OAI identifier: oai:generic.eprints.org:216/core476
Provided by: EEPIS Repository

Suggested articles


To submit an update or takedown request for this paper, please submit an Update/Correction/Removal Request.