Filtro digital adaptable para sistemas embebidos

Las señales pueden contener distorsiones y ruido que dificultan la lectura en forma correcta de los parámetros requeridos por el usuario, motivo por el cual en la mayoría de los equipos de medida se debe optimizar la medición a través de filtros digitales que procesen la señal [4, 5]. En este trabajo se estudian y diseñan filtros digitales con coeficientes variables, realizando la implementación con circuitos lógicos programables, obteniéndose un dispositivo digital para el análisis de datos muy flexible. La metodología de diseño utilizada (codiseño HARD/SOFT) posibilita la fácil modificación de las características, adaptándolo a sistemas embebidos específicos, brindando la posibilidad inmediata de la implementación del circuito en una ASIC, con la ayuda de las herramientas adecuadas (para nuestro caso CADENCE). Por último se presentan los resultados y conclusiones de la implementación y las distintas posibilidades de uso del dispositivo

Enseñanza de circuitos digitales y microcontroladores

Este trabajo presenta una metodología de enseñanza planificada e implementada en la Cátedra de Circuitos digitales y Microprocesadores de la Facultad de Ingeniería de la UNLP. Dicha cátedra forma parte del grupo de materias del área de especialización de Sistemas Digitales y Computadores. Es por esto, que los contenidos de la materia forman un nexo entre los sistemas lógicos y digitales y la arquitectura de computadores. Básicamente, se plantea una metodología teórico práctica en donde se dan las herramientas teóricas necesarias, para luego aplicarlas en la práctica mediante herramientas de desarrollo como software de simulación, software compilador y de programación de microcontroladores de la Familia Freescale. Estas 2 herramientas van acompañadas de un kit de desarrollo y varios periféricos que permiten combinar el diseño de circuitos digitales con la programación de microcontroladores y así cumplir los objetivos de la materia de forma íntegra

Desarrollo de redes neuronales en FPGA

Uno de los motivos más importantes del resurgir de las redes neuronales en la década de los ochenta fue el desarrollo de la tecnología microelectrónica de alta escala de integración o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitó el desarrollo de computadores potentes y baratos, lo que facilitó la simulación de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicación a numerosos problemas prácticos en los que demostraron un excelente comportamiento. Por otra parte, la integración VLSI posibilitó la realización hardware directa de red neuronal, como dispositivos de cálculo paralelo aplicables a problemas computacionalmente costosos, como visión o reconocimiento de patrones

Educacion a distancia aplicada al desarrollo de redes neuronales en FPGA

Uno de los motivos más importantes del resurgir de las redes neuronales en la década de los ochenta fue el desarrollo de la tecnología microelectrónica de alta escala de integración o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitó el desarrollo de computadores potentes y baratos, lo que facilitó la simulación de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicación a numerosos problemas prácticos en los que demostraron un excelente comportamiento. Por otra parte, la integración VLSI posibilitó la realización hardware directa de redes neuronales como dispositivos de cálculo paralelo aplicables a problemas computacionalmente costosos, como visión o reconocimiento de patrones. En el presente trabajo se indican cómo se llega a generar una red neuronal en un arreglo reconfigurable y luego se utilizarán las herramientas más actuales disponibles para el diseño de contenidos a distancia para hacer transferencias de conocimientos sobre Redes Neuronales

Desarrollo de un Modulador QPSK utilizando entorno Integrado de Trabajo

En este trabajo se presenta una aplicación de prototipado rápido de sistemas digitales, diseñando un modulador para comunicaciones digitales del tipo Qudrature Phase Shit Key (QPSK). Se realiza el diseño en alto nivel de abstracción por medio de una herramienta como PeaCE, hasta llegar a una implementación en un microcontrolador de 8 bits, para lo cual se hace uso del Entorno Integrado de Trabajo (EIT), donde se combinan distintas herramientas EDA debidamente relacionadas por medio de distintas interfases de software, que definen el flujo de diseño adoptado

Filtros digitales de uso en equipos de medición para ensayos eléctricos

Se presenta el diseño de un filtro digital versátil, donde se pueda variar el orden y la longitud de la ventana de datos dentro del entorno de los Filtros Coseno, Seno y Fourier. El dispositivo será utilizado en la detección de señales de frecuencias bajas (50 Hz) enmascaradas en ruido, presentes en todo ensayo de máquinas o elementos eléctricos. En este trabajo se realiza el diseño con lógica programable sobre dispositivos comerciales, optimizando las características de cada filtro para los componentes utilizados y realizando pruebas de laboratorio para ver la calidad de filtro obtenido. Con este procedimiento se trata de obtener una Descripción del Hardware (HDL) que contenga la mayor cantidad de casos de utilización práctica posible y a partir del HDL realizar el diseño del circuito de aplicación especifica (ASIC).Centro de Técnicas Analógico-Digitale

Entorno de Desarrollo Ptolemy

Dentro del diseño digital, el Codiseño de Hardware (HW) / Software (SW) permite el desarrollo simultáneo de sistemas con componentes hardware y componentes software, buscando explotar las ventajas que ofrece cada alternativa y permitiendo fácilmente el rediseño de forma natural. El papel que juega Ptolemy en la problemática del Codiseño, es que gracias a sus características jerárquicas se presenta como un marco especial para el modelado, simulación y síntesis de software de sistemas embebidos, de tiempo real y concurrentes. En este trabajo se realiza el estudio detallado de un entorno de programación para su utilización en diseño de sistemas digitales

Desarrollo de algoritmos de procesamiento de imágenes basados en “operadores de ventana”sobre una FPGA

Los Filtros de tipo espacial utilizados en el Procesamiento de Imágenes están fuertemente ligados a los Operadores de Ventana. En este trabajo se presenta el diseño de Módulos específicos para facilitar la implementación de algoritmos Basados en dichos Operadores. Además, se muestra la implementación de varios filtros que requieren de dichos módulos para realizar el Procesamiento de una Imagen. Entre los algoritmos implementados se encuentran los basados en operadores morfológicos, el filtro de mediana y la convolución espacial. Mediante las diferentes aplicaciones se muestra la reusabilidad de los módulos que implementan los Operadores de Ventana en VHDL y la eficiencia con que se pueden implementar varios filtros en una misma FPGA

Sistema embebido de monitoreo web

En este trabajo se presenta un sistema embebido que captura imágenes para ser preprocesadas y enviadas por una interfaz ethernet para su análisis remoto desde Internet. El prototipo funcional está formado por dos modulos, una micro-cámara y un dispositivo microprocesador que toma las imágenes y efectúan un primer tratamiento de los datos (reducción de ruido), almacenamiento y transmisión. Este sistema embebido es una parte del proyecto de Análisis de imágenes a distancia , para el cual se diseñaron un conjunto de herramientas informáticas específicas (no presentadas en este artículo) que se ejecutan en las terminales de visualización

Educación a distancia aplicada al desarrollo de redes neuronales en FPGA

Uno de los motivos más importantes del resurgir de las redes neuronales en la década de los ochenta fue el desarrollo de la tecnología microelectrónica de alta escala de integración o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitó el desarrollo de computadores potentes y baratos, lo que facilitó la simulación de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicación a numerosos problemas prácticos en los que demostraron un excelente comportamiento. Por otra parte, la integración VLSI posibilitó la realización hardware directa de redes neuronales como dispositivos de cálculo paralelo aplicables a problemas computacionalmente costosos, como visión o reconocimiento de patrones. En el presente trabajo se indican cómo se llega a generar una red neuronal en un arreglo reconfigurable y luego se utilizarán las herramientas más actuales disponibles para el diseño de contenidos a distancia para hacer transferencias de conocimientos sobre Redes Neuronales.Centro de Técnicas Analógico-Digitale