Netzwerk-Management und Hochgeschwindigkeits- Kommunikation. Teil XII

Der vorliegende interne Bericht enthält die Beiträge zum Seminar "Netzwerkmanagement und Hochgeschwindigkeitskommunikation", das im Sommersemester 1995 zum zwölften Mal abgehalten wurde. Entsprechend dem Titel ist der Band in zwei Teile gegliedert. In dem Teil "Netzwerkmanagement" werden in den ersten beiden Kapiteln Fragen der MIB-Implementierung behandelt. Die beiden folgenden Beiträge führen in Problemstellungen der Verwaltung verteilter Anendungen ein und stellen jeweils Forschungsergebnisse aus aktuellen Veröffentlichungen vor. Das letzte Kapitel dieses Teils führt in das Konzept des "Network Managemen by Delegation" ein. Der zweite Teil des Seminars befaßt sich mit aktuellen Fragestellungen zum Bereich "Hochgeschwindigkeitskommunikation", insbesondere zu ATM und FDDI. Die ersten beiden Beiträge widmen sich dem Einsatz von Vorwärts- fehlerkorrekturverfahren und der Diskussion zweier Signalisierungsprotokolle in ATM-Netzen. Es folgen eine Vorstellung von Mechanismen zur Bereitstellung eines verbindungslosen Dienstes sowie von Verfahren zur kreditbasierten Flußkontrolle, beide ebenfalls im Bereich ATM-Netze. Die darauffolgenden Beiträge diskutieren Mechanismen zur effizienteren Implementierung von Protokollfunktionen sowie Ansatzpunkte für ein mögliches Hardware/ Software Codesign. Das Seminar schließt mit Abhandlungen über Verfahren zur Regelung der Nutzungskontrolle von Diensten in ATM-Netzen und einer Beschreibung des GIGASwitch/FDDI-Systems

Algorithmen, Architekturen und Technologie der optoelektronischen Rechentechnik

Der Einsatz optischer Verbindungen in der Rechentechnik verspricht viele der heute bei der Kommunikation zwischen Leiterplatten und zwischen integrierten Schaltkreisen auftretende Engpässe zu lösen. Optische Verbindungen moderaler Parallelität (10-20 Kanäle) zwischen Baugruppen sind, wie die Ergebnisse dieser Arbeit zeigen, mittlerweile technisch machbar. Die effiziente Nutzung optischer Verbindungen im Bereich chip-to-chip zum Aufbau eines 3-dimensionalen optoelektronischen VLSI (3-D O E-VLSI) erfordert dagegen wesentlich stärkere Eingriffe in die Architektur derzeitiger VLSI-Systeme. Aufgabe der Informatik ist einerseits die Entwicklung geeigneter Architekturen und zugehöriger Algorithmen und andererseits der Nachweis der hardwaretechnischen Machbarkeit der entwickelten Architekturkonzepte. In der Arbeit werden eine Reihe von Architekturvorschlägen unterbreitet, die weitgehend bis auf die Hardwareebene spezifiziert sind und teilweise in ersten Demonstrator- und Testschaltkreisen realisiert wurden. Dies betrifft ein superskalares aus Superpipelinestufen aufgebautes optoelektronisches 3-D Rechenwerk für Ganzzahlarithmetik, einen binären neuronalen Assoziativspeicher, figurierbare Hardwarestrukturen, eine 3-D Architektur für alle Prozessoren, systolische Addierer und ein Architekturkonzept für einen digitalen optoelektronischen Bildverarbeitungsprozessor. Durch theoretische Vergleiche wird der Nachweis erbracht, daß für die genannten Architekturen durch den Einsatz eines hochdichten optischen Verbindungssystems Steigerungen der Durchsatzrate von 1-3 Größenordnungen gegenüber rein-elektronischen Systemen möglich sind. Für den Assoziativspeicher, die rekonfigurierbare Hardware und das 3-D Rechenwerk für Ganzzahlarithmetik wurden erste einfache OE-VLSI-Schaltkreise auf der Basis optischer Modulatoren und PN-Detektoren realisiert. Da der Entwurf solcher Systeme neue rechnergestützte Entwurfssysteme erfordert, werden ferner die im Rahmen der Arbeit durchgeführten Entwicklungen für ein Simulations- und Synthesewerkzeug für 3-D OE-VLSI-Systeme dargestellt