4 research outputs found

    Quantum and spin-based tunneling devices for memory systems

    Get PDF
    Rapid developments in information technology, such as internet, portable computing, and wireless communication, create a huge demand for fast and reliable ways to store and process information. Thus far, this need has been paralleled with the revolution in solid-state memory technologies. Memory devices, such as SRAM, DRAM, and flash, have been widely used in most electronic products. The primary strategy to keep up the trend is miniaturization. CMOS devices have been scaled down beyond sub-45 nm, the size of only a few atomic layers. Scaling, however, will soon reach the physical limitation of the material and cease to yield the desired enhancement in device performance. In this thesis, an alternative method to scaling is proposed and successfully realized. The proposed scheme integrates quantum devices, Si/SiGe resonant interband tunnel diodes (RITD), with classical CMOS devices forming a microsystem of disparate devices to achieve higher performance as well as higher density. The device/circuit designs, layouts and masks involving 12 levels were fabricated utilizing a process that incorporates nearly a hundred processing steps. Utilizing unique characteristics of each component, a low-power tunneling-based static random access memory (TSRAM) has been demonstrated. The TSRAM cells exhibit bistability operation with a power supply voltage as low as 0.37 V. Various TSRAM cells were also constructed and their latching mechanisms have been extensively investigated. In addition, the operation margins of TSRAM cells are evaluated based on different device structures and temperature variation from room temperature up to 200oC. The versatility of TSRAM is extended beyond the binary system. Using multi-peak Si/SiGe RITD, various multi-valued TSRAM (MV-TSRAM) configurations that can store more than two logic levels per cell are demonstrated. By this virtue, memory density can be substantially increased. Using two novel methods via ambipolar operation and utilization of enable/disable transistors, a six-valued MV-TSRAM cell are demonstrated. A revolutionary novel concept of integrating of Si/SiGe RITD with spin tunnel devices, magnetic tunnel junctions (MTJ), has been developed. This hybrid approach adds non-volatility and multi-valued memory potential as demonstrated by theoretical predictions and simulations. The challenges of physically fabricating these devices have been identified. These include process compatibility and device design. A test bed approach of fabricating RITD-MTJ structures has been developed. In conclusion, this body of work has created a sound foundation for new research frontiers in four different major areas: integrated TSRAM system, MV-TSRAM system, MTJ/RITD-based nonvolatile MRAM, and RITD/CMOS logic circuits

    Diseño lógico de circuitos digitales usando dispositivos con característica NDR

    Get PDF
    Texto completo descargado desde TeseoEn esta tesis doctoral se han desarrollado técnicas de diseño para circuitos electrónicos integrados que empleen dispositivos con una, o varias, regiones de resistencia diferencial negativa (Negative Differential Resistance, NDR) en su característica IV. Uno de los dispositivos más representativos con este tipo de característica es el diodo basado en el efecto túnel resonante (Resonant Tunneling Diode, RTD). Las ventajas de velocidad, consumo y complejidad reducidas que ofrecen estos diodos frente a realizaciones convencionales, ya demostradas en tecnologías III/V, se asocian a la presencia de esta región NDR. El escalado de la tecnología MOS basada en silicio está alcanzando sus límites, en cuanto a densidad y prestaciones, debido a limitaciones físicas fundamentales por lo que la inclusión de dispositivos nanoelectrónicos, en los que se utilizan efectos cuánticos para obtener las funciones típicas del transistor, es una alternativa que debe ser considerada para la que, de hecho, puede constatarse una creciente actividad investigadora. Hoy día, los diodos basados en el efecto túnel resonante son los dispositivos nanoelectrónicos más maduros, ya operativos a temperatura ambiente. Estos dispositivos están basados en el transporte de electrones vía niveles discretos de energía en estructuras de pozo cuántico de doble barrera, exhibiendo una característica con una región de resistencia negativa. Para aplicaciones de circuito, una combinación de NDR y amplificación electrónica es muy atractiva, lo que ha motivado el desarrollo de diferentes dispositivos de tres terminales obtenidos introduciendo el tunneling en la unión base-emisor de HBTs o de HETs, o en la unión puerta fuente de dispositivos de efecto de campo como los MODFET. Otra aproximación usada normalmente realiza la co-integración separada de diodos basados en el efecto túnel resonante y HBT/MODFET [1]. La ya mencionada característica NDR de estos dispositivos permite implementar de forma muy eficiente funciones más complejas que las puertas lógicas booleanas convencionales. Las aplicaciones de circuito de los RTDs se basan principalmente en el elemento lógico con transición monoestable-biestable (MOnostable-BIstable Logic Element, MOBILE). El MOBILE [2] es una puerta controlada por intensidad y disparada por flanco ascendente que consiste en dos RTDs conectados en serie y polarizados por una fuente alimentación periódica. La funcionalidad lógica específica del MOBILE se logra incluyendo una etapa de entrada que modifica la intensidad de pico de uno de los RTDs. Cuando la polarización excede aproximadamente dos veces la tensión de pico del RTD se produce la transición monoestable-biestable, dando lugar a dos estados de salida digitales y auto-estabilizantes. Otro campo de aplicación donde los circuitos con RTDs están jugando un papel preponderante es en el de la lógica multivaluada (MVL) [3]. El uso de MVL permite disminuir el número de dispositivos en un chip, y reducir en gran medida tanto el conexionado como el consumo. El RTD está también especialmente indicado para la MVL ya que su característica NDR permite obtener múltiples estados estables con márgenes de ruido aceptables, lo que ha sido aprovechado para la construcción de elementos de memoria MV muy compactos [4-5]. El paso siguiente son los sistemas MV, pero la posibilidad real de circuitos MV depende del desarrollo de bloques básicos adecuados, análogos a las puertas CMOS en los sistemas binarios VLSI. El MOBILE con más de dos RTDs en serie se adapta perfectamente a la implementación de funciones MV, aunque la histéresis en su característica de transferencia puede introducir serios problemas en su aplicación a circuitos reales. Se ha trabajado bastante en la construcción de puertas básicas para circuitos MV, puertas literales [6], o puertas de transferencia (T-gates) para lógicas de 3 y 4 valores [7-8], que son puertas universales para MVL. El uso de los RTDs está limitado por su no disponibilidad en procesos CMOS estándares. Puesto que las tecnologías actualmente dominantes utilizan silicio, se están dedicando muchos esfuerzos a desarrollar dispositivos con resistencia negativa en silicio y procedimientos para compatibilizar RTDs III-V con substratos de silicio. Recientemente se han producido avances significativos: se ha demostrado la integración de un Resonant Interband Tunneleing Diode (RITD) con CMOS estándar [9] y con SiGe HBT [10], y se han reportado considerables progresos (en términos de parámetros relevantes para el diseño de circuitos) en la fabricación de Si/SiGe RITD [11] (PVCRs > 6, Jp > 200KA/cm2). Mejoras importantes son previsibles a corto plazo dado que asistimos a un continuo reporte de procesos de fabricación de diodos túnel (TDs) cada vez más simples y compatibles con un proceso CMOS. Así, en [12] se describen estructuras que no requieren utilizar Ge y en [13] un proceso de fabricación que utiliza CVD (Chemical Vapor Deposition) en lugar de MBE (Molecular Beam Epitaxy), que no suele estar disponible en las foundries CMOS estándares. Además, la integración de Ge y compuestos III-V en obleas de silicio es un área de mucha actividad que se prevé continúe recibiendo esfuerzos, ya que la utilización de estos materiales como reemplazo del canal de los transistores MOSFET es una de las modificaciones estructurales que se están investigando. Estas mismas técnicas pueden utilizarse también para realizar RTDs III-V o Ge sobre silicio. De hecho, se ha reportado la fabricación de TDs III-V y Ge utilizando ART (Aspect Ratio Trapping) [14]. Recientemente se han publicado trabajos en los que se incorporan RTDs a circuitos CMOS, evaluándose la mejora obtenida en sus prestaciones. En [15] se propone utilizar un RTD para reemplazar al keeper (transistor mantenedor) de las puertas dominó, mostrando que permite mejorar significativamente la inmunidad al ruido, a la vez que presenta un impacto reducido sobre el área, el retraso y consumo de potencia. En [16] se describe una celda de memoria estática consistente en incorporar un par de RTDs a una topología conocida de celda DRAM formada por un transistor con substrato flotante. La potencia estática de este circuito es tres órdenes de magnitud menor que la de una celda SRAM típica de 6 transistores. Finalmente, se ha demostrado que con circuitos con muy pocos transistores es posible obtener una característica I-V con una región NDR. Se han propuesto distintas aplicaciones para estos transistores compuestos, incluyendo la tolerancia al ruido de los circuitos CMOS dinámicos [17], memorias con un consumo de potencia ultra bajo o circuitos lógicos para bajo consumo de potencia y baja polarización [18]. La naturaleza intrínseca de los dispositivos con característica NDR los hacen extremadamente atractivos para la implementación eficiente de lógica umbral binaria y aplicaciones multivaluadas. Otros modelos computacionales que están muy relacionados podrían ser también implementados de manera muy competitiva con estos dispositivos, permitiendo el desarrollo de circuitos digitales de muy altas prestaciones. En concreto, pretendemos lograr: Desarrollo de técnicas de diseño usando dispositivos que presentan NDR en su característica I-V, haciendo énfasis en el diseño de circuitos multivaluados. La incorporación de diodos basados en el efecto túnel resonante al diseño CMOS. El desarrollo de circuitos CMOS con dispositivos NDR MOS para aplicaciones digitales. A continuación exponemos con más detalle las distintas tareas que se han realizado en esta tesis: Tarea A: Diseño MV utilizando dispositivos con NDR en su característica I-V. Análisis del caso MV, donde se estudiarán las características específicas de la aproximación MV. El proceso de diseño de una topología de circuito con RTDs lleva aparejado su dimensionado. En particular, se prestará especial atención a su robustez frente a posibles fallos en el proceso de integración, así como a márgenes de ruido. Tarea B: Incorporación de RTDs al diseño CMOS En una primera fase, se procederá a la adaptación de estructuras de los bloques propuestos para tecnologías III/V. El siguiente paso será el desarrollo de estructuras típicamente CMOS, aprovechando todas las posibilidades que esta tecnología proporciona (uso de transistores P y N, impedancia de entrada). Se validarán y en su caso adaptaran los esquemas de interconexión y de reloj. Para hacer un uso eficiente de los bloques básicos, se derivarán esquemas de reloj basado en los circuitos TSPC, ya que éstos modifican el modo de operación de circuitos que usen puertas MOBILE. Los esquemas tradicionales para puertas MOBILE conectadas en cascada operan con un reloj de cuatro fases, lo que conduce a restricciones en el skew. Con las puertas TSPC, estos esquemas no son necesarios, y otras opciones deben ser estudiadas. Tarea C: Emulación de características NDR Estudio y análisis de estructuras de circuitos que exhiben características IV con una región NDR, y validación de su operación en las topologías que hemos desarrollado. Selección de un conjunto de circuitos de entre los diseños abordados en los puntos anteriores, que serán fabricados utilizando estos emuladores con el fin de validar experimentalmente las realizaciones propuestas

    The ampere and the electrical units in the quantum era

    Get PDF
    By fixing two fundamental constants from quantum mechanics, the Planck constant hh and the elementary charge ee, the revised Syst\`eme International (SI) of units endorses explicitly quantum mechanics. This evolution also highlights the importance of this theory which underpins the most accurate realization of the units. From 20 May 2019, the new definitions of the kilogram and of the ampere, based on fixed values of hh and ee respectively, will particularly impact the electrical metrology. The Josephson effect (JE) and the quantum Hall effect (QHE), used to maintain voltage and resistance standards with unprecedented reproducibility since 1990, will henceforth provide realizations of the volt and the ohm without the uncertainties inherited from the older electromechanical definitions. More broadly, the revised SI will sustain the exploitation of quantum effects to realize electrical units, to the benefit of end-users. Here, we review the state-of-the-art of these standards and discuss further applications and perspectives.Comment: 78 pages, 35 figure

    The 1992 4th NASA SERC Symposium on VLSI Design

    Get PDF
    Papers from the fourth annual NASA Symposium on VLSI Design, co-sponsored by the IEEE, are presented. Each year this symposium is organized by the NASA Space Engineering Research Center (SERC) at the University of Idaho and is held in conjunction with a quarterly meeting of the NASA Data System Technology Working Group (DSTWG). One task of the DSTWG is to develop new electronic technologies that will meet next generation electronic data system needs. The symposium provides insights into developments in VLSI and digital systems which can be used to increase data systems performance. The NASA SERC is proud to offer, at its fourth symposium on VLSI design, presentations by an outstanding set of individuals from national laboratories, the electronics industry, and universities. These speakers share insights into next generation advances that will serve as a basis for future VLSI design
    corecore