4 research outputs found

    Optimisation des mémoires dans le flot de conception des systèmes multiprocesseurs sur puces pour des applications de type multimédia

    Get PDF
    RÉSUMÉ Les systèmes multiprocesseurs sur puce (MPSoC) constituent l'un des principaux moteurs de la révolution industrielle des semi-conducteurs. Les MPSoCs jouissent d’une popularité grandissante dans le domaine des systèmes embarqués. Leur grande capacité de parallélisation à un très haut niveau d'intégration, en font de bons candidats pour les systèmes et les applications telles que les applications multimédia. La consommation d’énergie, la capacité de calcul et l’espace de conception sont les éléments dont dépendent les performances de ce type d’applications. La mémoire est le facteur clé permettant d’améliorer de façon substantielle leurs performances. Avec l’arrivée des applications multimédias embarquées dans l’industrie, le problème des gains de performances est vital. La masse de données traitées par ces applications requiert une grande capacité de calcul et de mémoire. Dernièrement, de nouveaux modèles de programmation ont fait leur apparition. Ces modèles offrent une programmation de plus haut niveau pour répondre aux besoins croissants des MPSoCs, d’où la nécessité de nouvelles approches d'optimisation et de placement pour les systèmes embarqués et leurs modèles de programmation. La conception niveau système des architectures MPSoCs pour les applications de type multimédia constitue un véritable défi technique. L’objectif général de cette thèse est de relever ce défi en trouvant des solutions. Plus spécifiquement, cette thèse se propose d’introduire le concept d’optimisation mémoire dans le flot de conception niveau système et d’observer leur impact sur différents modèles de programmation utilisés lors de la conception de MPSoCs. Il s’agit, autrement dit, de réaliser l’unification du domaine de la compilation avec celui de la conception niveau système pour une meilleure conception globale. La contribution de cette thèse est de proposer de nouvelles approches pour les techniques d'optimisation mémoire pour la conception MPSoCs avec différents modèles de programmation. Nos travaux de recherche concernent l'intégration des techniques d’optimisation mémoire dans le flot de conception de MPSoCs pour différents types de modèle de programmation. Ces travaux ont été exécutés en collaboration avec STMicroelectronics.----------ABSTRACT Multiprocessor systems-on-chip (MPSoC) are defined as one of the main drivers of the industrial semiconductors revolution. MPSoCs are gaining popularity in the field of embedded systems. Pursuant to their great ability to parallelize at a very high integration level, they are good candidates for systems and applications such as multimedia. Memory is becoming a key player for significant improvements in these applications (i.e. power, performance and area). With the emergence of more embedded multimedia applications in the industry, this issue becomes increasingly vital. The large amount of data manipulated by these applications requires high-capacity calculation and memory. Lately, new programming models have been introduced. These programming models offer a higher programming level to answer the increasing needs of MPSoCs. This leads to the need of new optimization and mapping approaches suitable for embedded systems and their programming models. The overall objective of this research is to find solutions to the challenges of system level design of applications such as multimedia. This entails the development of new approaches and new optimization techniques. The specific objective of this research is to introduce the concept of memory optimization in the system level conception flow and study its impact on different programming models used for MPSoCs’ design. In other words, it is the unification of the compilation and system level design domains. The contribution of this research is to propose new approaches for memory optimization techniques for MPSoCs’ design in different programming models. This thesis relates to the integration of memory optimization to varying programming model types in the MPSoCs conception flow. Our research was done in collaboration with STMicroelectronics

    Évaluation des performances de l'imagerie thermique par fluorescence pour l'analyse de défaillance des flip chips

    Get PDF
    Imagerie thermique par fluorescence -- Optimisation de la technique -- Mesures absolues de température -- Mesures de températures sur les flip chips

    Actes de l'Ecole d'Eté Temps Réel 2005 - ETR'2005

    Get PDF
    Pdf des actes disponible à l'URL http://etr05.loria.fr/Le programme de l'Ecole d'été Temps Réel 2005 est construit autour d'exposés de synthèse donnés par des spécialistes du monde industriel et universitaire qui permettront aux participants de l'ETR, et notamment aux doctorants, de se forger une culture scientifique dans le domaine. Cette quatrième édition est centrée autour des grands thèmes d'importance dans la conception des systèmes temps réel : Langages et techniques de description d'architectures, Validation, test et preuve par des approches déterministes et stochastiques, Ordonnancement et systèmes d'exploitation temps réel, Répartition, réseaux temps réel et qualité de service

    Inventaire, analyse et consolidation des principes fondamentaux du génie logiciel

    Get PDF
    Depuis 1970, un certain nombre d'auteurs se sont intéressés à dédinir le noyau de base du génie logiciel. Ces auteurs s'entendent sur le fait que la discipline doit s'appuyer sur des principes fondamentaux qui seraient moins sensibles à l'évolution rapide de la technologie. Contrairement aux autres disciplines du génie, le génie logiciel ne peut s'appuyer sur les principes de la physique, ainsi, le génie logiciel doit identifier ses propres principes fondamentaux. Plus de 300 principes ont été recensés au niveau des travaux antérieurs sur l'identification des principes du génie logiciel. Depuis plus de 30 ans, les listes de principes s'accumulent sans qu'il y ait un consensus de la part de la communauté sur un ensemble précis de principes. Le nombre élevé de principes publiés bloque l'avancement de la recherche sur le sujet. Cette thèse traite de front 308 principes recensés depuis 1970 à l'aide d'une méthodologie analytique originale afin de filtrer l'ensemble des principes et de ne conserver que ceux qui satisfont à des critères d'identification précis. En premier, un bilan historique des travaux est fait afin de bien cerner la problématique. Par la suite, les objectifs de la recherche sont établis, ainsi que la méthodologie composée de quatre étapes. La première phase consiste à développer le cadre conceptuel nécessaire à la thèse. Par la suite, la deuxième phase applique les critères individuels d'identification aux 308 principes. La troisième phase applique deux critères d'ensemble aux principes retenus à la phase 2, catégorise les principes et effectue des liens avec les processus de la norme ISO/IEC 12207. La quatrième phase procède à une évaluation du degré de couverture des principes retenus à la phase 3 en fonction des éléments du modèle d'ingénierie, dans un premier temps, et en fonction des normes du génie logiciel de l'IEEE. Cette thèse a permis d'obtenir une liste réduite de 34 principes qui répondent aux critères d'identification. De plus, ces 34 principes supportent bien les éléments de base du modèle d'ingénierie, ainsi que les normes du génie logiciel de l'IEEE. Il est maintenant possible de poursuivre la recherche sur les principes du génie logiciel avec la liste réduite obtenue de cette thèse
    corecore