30 research outputs found

    Analog‐to‐Digital Conversion for Cognitive Radio: Subsampling, Interleaving, and Compressive Sensing

    Get PDF
    This chapter explores different analog-to-digital conversion techniques that are suitable to be implemented in cognitive radio receivers. This chapter details the fundamentals, advantages, and drawbacks of three promising techniques: subsampling, interleaving, and compressive sensing. Due to their major maturity, subsampling- and interleaving-based systems are described in further detail, whereas compressive sensing-based systems are described as a complement of the previous techniques for underutilized spectrum applications. The feasibility of these techniques as part of software-defined radio, multistandard, and spectrum sensing receivers is demonstrated by proposing different architectures with reduced complexity at circuit level, depending on the application requirements. Additionally, the chapter proposes different solutions to integrate the advantages of these techniques in a unique analog-to-digital conversion process

    Subsampling receivers with applications to software defined radio systems

    Get PDF
    Este trabajo de tesis propone la utilización sistemas basados en submuestreo como una alternativa para la implementación de la etapa de down-conversion de los receptores de radio frecuencia (RF) empleados para aplicaciones multi-estándar y SDR (Software Defined Radio). El objetivo principal será el de optimizar el diseño en cuanto a flexibilidad y simplicidad, las cuales son propiedades inherentes en los sistemas basados en submuestreo. Por tanto, como reducir el número de componentes al mínimo es clave cuando un mismo receptor procesa diferentes estándares de comunicación, las arquitecturas basadas en submuestreo han sido seleccionadas, donde la reusabilidad de los componentes empleados es posible, así como la reducción de los costes totales de los receptores de comunicación y de los equipos de certificación que emplean estas arquitecturas. Un motivo adicional por el que los sistemas basados en submuestreo han sido seleccionados es el concerniente a la topología del receptor. Como la idea de la tecnología SDR es implementar todas las funcionalidades del receptor (filtrado, amplificación) en el dominio digital, el convertidores analógico-digital (ADC) deberá estar localizado en la cadena de recepción lo más cerca posible a la antena, siendo el objetivo final el convertir la señal directamente de RF a digital. Sin embargo, con los actuales ADC no es posible implementar esta idea debido al alto ancho de banda que necesitarían sin perder resolución para cubrir las especificaciones de los estándares de comunicaciones inalámbricas. Por tanto, los sistemas basados en submuestreo se presentan como la opción más adecuada para implementar este tipo de sistemas debido a que pueden muestrear la señal de entrada por debajo de la tasa de Nyquist, si se cumplen ciertas restricciones en cuanto a la elección de la frecuencia de muestreo. De este modo, los requerimientos del ADC serán relajados ya que, usando estas arquitecturas, este componente procesará la señal a frecuencias intermedias. Una vez se han introducido los conceptos principales de las técnicas de submuestreo, esta tesis doctoral presenta el diseño de una tarjeta de adquisición de datos basada en submuestreo con la finalidad de ser implementada como un receptor de test y certificación de banda ancha. El sistema propuesto proporciona una alta resolución para un elevado ancho de banda, a partir del uso de un S&H de bajo jitter y de un convertidor analógico digital ADC que trabaja a frecuencias intermedias. El sistema es implementado usando dispositivos comerciales en una placa de circuito impreso diseñada y fabricada, y cuya caracterización experimental muestra una resolución de más 8 bits para un ancho de banda analógico de 20 MHz. Concretamente, la resolución medida será mayor de 9 bits hasta una frecuencia de entrada de 2.9 GHz y mayor de 8 bits para una frecuencia de entrada de hasta 6.5 GHz, lo cual resulta suficiente para cubrir los requerimientos de la mayor parte de los actuales estándares de comunicaciones inalámbricas (GPS, GSM, GPRS, UMTS, Bluetooth, Wi-Fi, WiMAX). Sin embargo, los receptores basados en submuestreo presentan algunos importantes inconvenientes, como son adicionales fuentes de ruido (jitter y plegado de ruido térmico) y una dificultad añadida para implementarlo en escenarios multi-banda y no lineales. Acerca del plegado de ruido en la banda de interés, esta tesis propone el uso de una técnica basada en una arquitectura de reloj múltiple con el objetivo de aumentar la resolución y cubrir un número mayor de estándares para su test y certificación. Empleando una frecuencia de muestreo mayor para el caso del S&H, se conseguirá reducir este efecto, aumentando la resolución en aproximadamente 0.5-1 bit respecto al caso de sólo usar una fuente de reloj. Las expresiones teóricas de esta mejora son desarrolladas y presentadas en esta tesis, siendo posteriormente corroboradas de modo experimental. Por otra parte, esta tesis también propone novedosas técnicas para la aplicación de estos sistemas de submuestreo en entornos multi-banda y no lineales, los cuales presentan desafíos adicionales por el hecho de existir la posibilidad de solapamiento entre la señal de interés y los otros canales de comunicación, así como de solapamiento con sus armónicos. De este modo, esta tesis extiende el uso de los sistemas basados en submuestreo para este tipo de entornos, proponiendo técnicas para la elección de la frecuencia óptima de muestreo que evitan el solapamiento entre señales, a la vez que consiguen incrementar la resolución del receptor. Finalmente, se presentará la optimización en cuanto a características de ruido de un receptor concreto para aplicaciones de banda dual en entornos no lineales. Dicho receptor estará basado en las técnicas de reloj múltiple presentadas anteriormente y en una estructura de multi-filtro entre el S&H y el ADC. El sistema diseñado podrá emplearse para diversas aplicaciones a ambos lados de la cadena de comunicación, tal como en receptores de detección de espectro para radio cognitiva, o implementando el bucle de realimentación de un transmisor para la linealización de amplificadores de potencia. Por tanto, la presente tesis doctoral cuenta con tres contribuciones diferenciadas. La primera de ellas es la dedicada al diseño de un prototipo de recepción multi-estándar basado en submuestreo para aplicaciones de test y certificación. La segunda aportación es la dedicada a la optimización de las especificaciones de ruido a partir de las técnicas presentadas basadas en reloj múltiple. Por último, la tercera contribución principal es la relacionada con la extensión de este tipo de técnicas a sistemas multi-banda en entornos no lineales. Todas estas contribuciones han sido estudiadas teóricamente y experimentalmente validadas

    Multi-standard RF front-end for avionic systems

    Get PDF
    Aerodynamic issues such as drag, weight and aeroacoustic noise are important factors in evaluating the impact of a given antenna on an aircraft’s overall performance. These factors are directly related to aircraft fuel consumption, speed and range. This project’s focus is on RF front-end electronics. The main goal here is to bring aircraft radio equipment as close as possible to the antennas in order to minimize wiring weight and complexity. This calls for a drastic volume reduction of the radio equipment. To this end, the system level requirements for the RF front-ends in terms of frequency bandwidths, data rates, etc, are first investigated in order to identify applications where the proposed volume reductions are the most beneficial and feasible. Following this, the focus was on an architectural investigation of alternative topologies that can meet the specification. For each topology considered the front-end-level specification need to be translated to circuit/component level requirements. For each case, performance, cost and technical risk analyses are carried out. Then, the design and prototyping of key RF front-end circuits for the selected architecture are undertaken. The multilayered Low Temperature Co-fired Ceramic (LTCC) technology had to be considered as a high risk but more advantageous option in terms of volume/weight reduction. Finally, we aimed at integrating and testing the proposed RF front-end chain, first by characterizing each component individually, and then as a whole front-end subsystem

    The effect of ADC resolution on concurrent, multiband, direct RF sampling receivers

    Get PDF
    Connectivity using interband frequencies in 4G and 5G radio access networks, for example, carrier aggregation or dual-connectivity, incurs high receiver complexity and power consumption, in particular, when implemented using multiple radio units. Employing concurrent, multiband, direct RF sampling in a single radio chain architecture reduces the RF component count, leading to lower receiver complexity and power consumption. For this architecture, as the composite signal from multiple concurrent bands is digitized by a common analog-to-digital converter (ADC), the bit resolution critically affects system performance. In this paper, the effect of ADC resolution on the error vector magnitude (EVM) and Block Error Rate (BLER) performance of a concurrent, multiband, direct RF sampling receiver is investigated. Simulation and hardware measurement of a tri-band Long Term Evolution (LTE) system supporting three simultaneously active channels at 888 MHz, 1.92 GHz and 2.52 GHz is evaluated when reducing the ADC resolution from 8 to 3 bits. Interband interference measurements demonstrate that the multiband, direct RF sampling, wideband LTE receiver remains 3GPP compliant at 4-bit ADC resolution with the signal-to-noise-ratio (SNR) desensitization over a single-band receiver limited to 9 dB in the 888 MHz band

    Design and analysis of multi-element antenna systems and agile radiofrequency frontends for automotive applications

    Get PDF
    Vehicular connectivity serves as one of the major enabling technologies for current applications like driver assistance, safety and infotainment as well as upcoming features like highly automated vehicles - all of which having certain quality of service requirements, e. g. datarate or reliability. This work focuses on vehicular integration of multiple-input-multiple-output (MIMO) capable multielement antenna systems and frequency-agile radio frequency (RF) front ends to cover current and upcoming connectivity needs. It is divided in four major parts. For each part, mostly physical layer effects are analyzed (any performance lost on physical layer, cannot be compensated in higher layers), sensitivities are identified and novel concepts are introduced based on the status-quo findings.Fahrzeugvernetzung dient als eine der wesentlichsten Befähigungstechnologien für moderne Fahrerassistenzsysteme und zukünftig auch hochautomatisiertes Fahren. Sowohl die heutigen als auch zukünftige Anwendungen haben besondere Dienstgüteanforderungen, z.B. in Bezug auf die Datenrate oder Verlässlichkeit. Im Rahmen dieser Arbeit wird die Integration von Mehrantennensystemen für MIMO-Funkanwendungen (MIMO: engl. Multiple Input Multiple Output) sowie von frequenzagilen Hochfrequenzfrontends im Fahrzeugumfeld untersucht, um so eine technische Grundlage für zukünftige Anforderungen an die automobile Vernetzung anbieten zu können. Die dabei gewonnenen Erkenntnisse lassen sich in vier Teile gliedern. Grundsätzlich konzentrieren sich die Untersuchungen vorrangig auf die physikalische Ebene. Auf Basis des aktuellen Status Quo werden Sensitivitäten herausgearbeitet, neue Konzepte hergeleitet und entwickelt

    Apport de l'échantillonnage aléatoire à temps quantifié pour le traitement en bande de base dans un contexte radio logicielle restreinte

    Get PDF
    The work presented in this Ph.D. dissertation deals with the design of multistandard radio receivers that process signals with heterogeneous specifications. The originality of these research activities comes from the application of random sampling at the baseband stage of a software defined radio receiver. The purpose behind the choice of random sampling is to take advantage of its alias-free feature. The originality of this work is the analytic proof of the alias attenuation feature of the time quantized random sampling, the implementation version of the random sampling. A second contribution concerns also the analytic study of the simplest implementation version of the random sampling, the time quantized pseudo-random sampling (TQ-PRS). Theoretical formulas allow the estimation of the alias attenuation in terms of time quantization factor and oversampling ratio. Alias attenuation measurement permits to design the baseband stage of the proposed multistandard radio receiver architecture. The design concerns different configuration of the baseband stage according to the performances of the used analog-to-digital converters (ADC). The TQPRS allows decreasing the anti-aliasing filter order or the sampling frequency. The design of the baseband stage reveals a difference on the choice of the time quantization factor for each standard. The power consumption budget analysis demonstrates a power consumption gain of 30% regarding the power consumption of the analog baseband stage. This gain becomes 27.5% when the TQ-PRS clock and the digital canal selection stages are considered.Ces travaux de recherche s’inscrivent dans le cadre de la conception de récepteurs multistandard optimisés pouvant traiter des signaux à spécifications hétérogènes. L’idée est d’appliquer l’échantillonnage aléatoire au niveau de l’étage en bande de base d’un récepteur radio logicielle restreinte afin de tirer profit de son pouvoir d’anti-repliement. La nouveauté dans ces travaux est l’étude analytique de la réduction du repliement spectral par l’échantillonnage aléatoire à temps quantifié, candidat favorable à l’implémentation matérielle. Une deuxième contribution concerne aussi l’étude analytique de l’échantillonnage pseudo-aléatoire à temps quantifié (TQ-PRS) dont l’importance réside en sa grande facilité d’implémentation matérielle. Les formulations théoriques ont permis d’estimer l’atténuation des répliques en fonction du facteur de la quantification temporelle et du facteur du sur-échantillonnage. Les mesures de l’atténuation du repliement spectral ont permis de dimensionner l’étage en bande de base d’une architecture de réception multistandard. Le dimensionnement s’intéresse à différentes configurations de l’étage en bande de base régies par les performances du convertisseur analogique numérique (ADC) utilisé.Les travaux de recherche ont démontré que l’application du TQ-PRS au niveau de l’ADC mène soit à une réduction de l’ordre du filtre anti-repliement soit à une réduction de la fréquence d’échantillonnage. Un bilan global de la consommation de puissance a permis un gain de 30% de la consommation de l’étage en bande de base analogique. En tenant compte du générateur de l’horloge TQ-PRS et de l’étage de sélection numérique du canal, ce gain devient 25%

    Design of Analog-to-Digital Converters with Embedded Mixing for Ultra-Low-Power Radio Receivers

    Get PDF
    In the field of radio receivers, down-conversion methods usually rely on one (or more) explicit mixing stage(s) before the analog-to-digital converter (ADC). These stages not only contribute to the overall power consumption but also have an impact on area and can compromise the receiver’s performance in terms of noise and linearity. On the other hand, most ADCs require some sort of reference signal in order to properly digitize an analog input signal. The implementation of this reference signal usually relies on bandgap circuits and reference buffers to generate a constant, stable, dc signal. Disregarding this conventional approach, the work developed in this thesis aims to explore the viability behind the usage of a variable reference signal. Moreover, it demonstrates that not only can an input signal be properly digitized, but also shifted up and down in frequency, effectively embedding the mixing operation in an ADC. As a result, ADCs in receiver chains can perform double-duty as both a quantizer and a mixing stage. The lesser known charge-sharing (CS) topology, within the successive approximation register (SAR) ADCs, is used for a practical implementation, due to its feature of “pre-charging” the reference signal prior to the conversion. Simulation results from an 8-bit CS-SAR ADC designed in a 0.13 μm CMOS technology validate the proposed technique

    A Multistandard Frequency Offset Synchronization Scheme for 802.11n, 802.16d, LTE, and DVB-T/H Systems

    Get PDF
    Carrier frequency offset (CFO) synchronization is a crucial issue in the implementation of orthogonal frequency division multiplexing (OFDM) systems. Since current technology tends to implement different standards in the same wireless device, a common frequency synchronization structure is desirable. Knowledge of the physical frame and performance and cost system requirements are needed to choose the most suitable scheme. This paper analyzes the performance and FPGA resource requirements of several data-aided (DA) and decision-directed (DD) schemes for four wireless standards: 802.11n, 802.16d, LTE, and DVB-T/H. Performance results of the different methods are shown as BER plots and their resource requirements are evaluated in terms of the number of computations and operators that are needed for each scheme. As a result, a common architecture for the four standards is proposed. It improves the overall performance of the best of the schemes when the four standards are considered while reducing the required resources by 50%
    corecore