18 research outputs found
Dise帽o de IP CORES de cifrado aplicado a telecomunicaciones
En la actualidad, se tiene un uso masivo de las telecomunicaciones y la informaci贸n que se
transmite es en su mayor铆a sensible. Existen desarrollos de elementos que hacen que dicha informaci贸n
sea ilegible a la vista de terceros no autorizados, sin embargo, no son reconfigurables y no
es posible realizarle mejoras que eviten riesgos de privacidad.
Este documento comprende el desarollo de un IP Core de cifrado AES-128/256 implementado en
un Dispositivo L贸gico Programable, que puede ser parte de un Sistema de Telecomunicaciones.
El cifrador AES se conforma de un IP Core que cifra los datos y un IP Core que recupera los
datos originales. 脡stos IP Cores se desarrollaron de forma que sean reconfigurables por medio del
software del sistema embebido en el que est谩n contenidos, as铆 como reutilizables en otros posibles
sistemas digitales con otras aplicaciones debido a que cuentan con un protocolo est谩ndar llamado
AXI4-Stream que les permite comunicarse con otros sistemas que utilicen el mismo protocolo.
Primero, se realiz贸 un estudio del estado de la cuesti贸n de los 煤ltimos cuatro a帽os, profundizando
particularmente en algoritmos de cifrado sobre FPGAs. Seguido de la comprensi贸n de los conceptos
que giran alrededor de un cifrador AES y el estudio de los diferentes elementos que son
necesarios para la implementaci贸n hardware del mismo. AES cifra bloques de 128-bit cada vez, y
utiliza una misma clave de 128/192/256-bit para cifrar y para descifrar, por lo que recibe el nombre
de cifrador sim茅trico. Dicho cifrado consiste en un n煤mero de rondas que se aplican al bloque de
datos de entrada, y en la 煤ltima ronda el bloque de datos resultante es el dato cifrado o tambi茅n
conocido como criptograma. El dise帽o de la arquitectura hardware del est谩ndar de cifrado AES,
se describi贸 y se simul贸 en Verilog tanto para el IP Core de Cifrado como para el IP Core de Descifrado.
Adem谩s, les fue a帽adido un protocolo de comuncicaci贸n denominado AXI4-Stream que
les permite comunicarse con cualquier m贸dulo hardware que cuente con la misma interfaz.
La implementaci贸n del sistema fue realizado utilizando la tarjeta de desarrollo Zedboard cuyo elemento
principal es el Zynq . El desarrollo const贸 de dos elementos principales. El primero, una
plataforma de hardware en la que se incluyen los dos IP Cores. Y el segundo, una plataforma de
software capaz de controlar las entradas de datos al sistema, por medio de una hiper terminal. Con
lo que se pudo verificar el cifrado AES-128 y descifrado AES-128 (ambos AXI4-Stream) de bloques
de 128-bit de datos. La verificaci贸n del funcionamiento de los bloques hardware dise帽ados,
fue contrastada con los vectores de prueba dise帽ados para este efecto por el Instituto Nacional de
Est谩ndares y Tecnolog铆a (NIST) [1]