Advanced constellation and demapper schemes for next generation digital terrestrial television broadcasting systems

206 p.Esta tesis presenta un nuevo tipo de constelaciones llamadas no uniformes. Estos esquemas presentan una eficacia de hasta 1,8 dB superior a las utilizadas en los últimos sistemas de comunicaciones de televisión digital terrestre y son extrapolables a cualquier otro sistema de comunicaciones (satélite, móvil, cable¿). Además, este trabajo contribuye al diseño de constelaciones con una nueva metodología que reduce el tiempo de optimización de días/horas (metodologías actuales) a horas/minutos con la misma eficiencia. Todas las constelaciones diseñadas se testean bajo una plataforma creada en esta tesis que simula el estándar de radiodifusión terrestre más avanzado hasta la fecha (ATSC 3.0) bajo condiciones reales de funcionamiento.Por otro lado, para disminuir la latencia de decodificación de estas constelaciones esta tesis propone dos técnicas de detección/demapeo. Una es para constelaciones no uniformes de dos dimensiones la cual disminuye hasta en un 99,7% la complejidad del demapeo sin empeorar el funcionamiento del sistema. La segunda técnica de detección se centra en las constelaciones no uniformes de una dimensión y presenta hasta un 87,5% de reducción de la complejidad del receptor sin pérdidas en el rendimiento.Por último, este trabajo expone un completo estado del arte sobre tipos de constelaciones, modelos de sistema, y diseño/demapeo de constelaciones. Este estudio es el primero realizado en este campo

Log Likelihood Ratio Soft Decision Demapper: An FPGA Implementation for a High Data Rate Modem

This Project is sponsored by The MITRE Corporation to develop an FPGA implementation of a Log Likelihood Ratio (LLR) soft decision demapper for a High Data Rate (HDR) modem. The main goal of this project is to add support for higher order modulation up to 32APSK for HDR and high bandwidth efficiency. Through preliminary research, several DVB-S2 soft decision LLR algorithms are investigated for different modulation schemes in order to decide which algorithm will be implemented in synthesizable Hardware Description Language (HDL). Algorithms are analyzed based on performance simulation in MATLAB and complexity analysis. The goal is to improve the performance of current system and provide recommendations for future designs of the soft decision demapper for DVB-S2

Information Rates and post-FEC BER Prediction in Optical Fiber Communications

Information-theoretic metrics to analyze optical fiber communications systems with binary and nonbinary soft-decision FEC are reviewed. The numerical evaluation of these metrics in both simulations and experiments is also discussed. Ready-to-use closed-form approximations are presented.Comment: Invited paper, OFC 201

Architecture and algorithms for the implementation of digital wireless receivers in FPGA and ASIC: ISDB-T and DVB-S2 cases

[EN] The first generation of Terrestrial Digital Television(DTV) has been in service for over a decade. In 2013, several countries have already completed the transition from Analog to Digital TV Broadcasting, most of which in Europe. In South America, after several studies and trials, Brazil adopted the Japanese standard with some innovations. Japan and Brazil started Digital Terrestrial Television Broadcasting (DTTB) services in December 2003 and December 2007 respectively, using Integrated Services Digital Broadcasting - Terrestrial (ISDB-T), also known as ARIB STD-B31. In June 2005 the Committee for the Information Technology Area (CATI) of Brazilian Ministry of Science and Technology and Innovation MCTI approved the incorporation of the IC-Brazil Program, in the National Program for Microelectronics (PNM) . The main goals of IC-Brazil are the formal qualification of IC designers, support to the creation of semiconductors companies focused on projects of ICs within Brazil, and the attraction of semiconductors companies focused on the design and development of ICs in Brazil. The work presented in this thesis originated from the unique momentum created by the combination of the birth of Digital Television in Brazil and the creation of the IC-Brazil Program by the Brazilian government. Without this combination it would not have been possible to make these kind of projects in Brazil. These projects have been a long and costly journey, albeit scientifically and technologically worthy, towards a Brazilian DTV state-of-the-art low complexity Integrated Circuit, with good economy scale perspectives, due to the fact that at the beginning of this project ISDB-T standard was not adopted by several countries like DVB-T. During the development of the ISDB-T receiver proposed in this thesis, it was realized that due to the continental dimensions of Brazil, the DTTB would not be enough to cover the entire country with open DTV signal, specially for the case of remote localizations far from the high urban density regions. Then, Eldorado Research Institute and Idea! Electronic Systems, foresaw that, in a near future, there would be an open distribution system for high definition DTV over satellite, in Brazil. Based on that, it was decided by Eldorado Research Institute, that would be necessary to create a new ASIC for broadcast satellite reception. At that time DVB-S2 standard was the strongest candidate for that, and this assumption still stands nowadays. Therefore, it was decided to apply to a new round of resources funding from the MCTI - that was granted - in order to start the new project. This thesis discusses in details the Architecture and Algorithms proposed for the implementation of a low complexity Intermediate Frequency(IF) ISDB-T Receiver on Application Specific Integrated Circuit (ASIC) CMOS. The Architecture proposed here is highly based on the COordinate Rotation Digital Computer (CORDIC) Algorithm, that is a simple and efficient algorithm suitable for VLSI implementations. The receiver copes with the impairments inherent to wireless channels transmission and the receiver crystals. The thesis also discusses the Methodology adopted and presents the implementation results. The receiver performance is presented and compared to those obtained by means of simulations. Furthermore, the thesis also presents the Architecture and Algorithms for a DVB-S2 receiver targeting its ASIC implementation. However, unlike the ISDB-T receiver, only preliminary ASIC implementation results are introduced. This was mainly done in order to have an early estimation of die area to prove that the project in ASIC is economically viable, as well as to verify possible bugs in early stage. As in the case of ISDB-T receiver, this receiver is highly based on CORDIC algorithm and it was prototyped in FPGA. The Methodology used for the second receiver is derived from that used for the ISDB-T receiver, with minor additions given the project characteristics.[ES] La primera generación de Televisión Digital Terrestre(DTV) ha estado en servicio por más de una década. En 2013, varios países completaron la transición de transmisión analógica a televisión digital, la mayoría de ellas en Europa. En América del Sur, después de varios estudios y ensayos, Brasil adoptó el estándar japonés con algunas innovaciones. Japón y Brasil comenzaron a prestar el servicio de Difusión de Televisión Digital Terrestre (DTTB) en diciembre de 2003 y diciembre de 2007 respectivamente, utilizando Radiodifusión Digital de Servicios Integrados Terrestres (ISDB-T), también conocida como ARIB STD-B31. En junio de 2005, el Comité del Área de Tecnología de la Información (CATI) del Ministerio de Ciencia, Tecnología e Innovación de Brasil - MCTI aprobó la incorporación del Programa CI-Brasil, en el Programa Nacional de Microelectrónica (PNM). Los principales objetivos de la CI-Brasil son la formación de diseñadores de CIs, apoyar la creación de empresas de semiconductores enfocadas en proyectos de circuitos integrados dentro de Brasil, y la atracción de empresas de semiconductores interesadas en el diseño y desarrollo de circuitos integrados. El trabajo presentado en esta tesis se originó en el impulso único creado por la combinación del nacimiento de la televisión digital en Brasil y la creación del Programa de CI-Brasil por el gobierno brasileño. Sin esta combinación no hubiera sido posible realizar este tipo de proyectos en Brasil. Estos proyectos han sido un trayecto largo y costoso, aunque meritorio desde el punto de vista científico y tecnológico, hacia un Circuito Integrado brasileño de punta y de baja complejidad para DTV, con buenas perspectivas de economía de escala debido al hecho que al inicio de este proyecto, el estándar ISDB-T no fue adoptado por varios países como DVB-T. Durante el desarrollo del receptor ISDB-T propuesto en esta tesis, se observó que debido a las dimensiones continentales de Brasil, la DTTB no sería suficiente para cubrir todo el país con la señal de televisión digital abierta, especialmente para el caso de localizaciones remotas, apartadas de las regiones de alta densidad urbana. En ese momento, el Instituto de Investigación Eldorado e Idea! Sistemas Electrónicos, previeron que en un futuro cercano habría un sistema de distribución abierto para DTV de alta definición por satélite en Brasil. Con base en eso, el Instituto de Investigación Eldorado decidió que sería necesario crear un nuevo ASIC para la recepción de radiodifusión por satélite, basada el estándar DVB-S2. En esta tesis se analiza en detalle la Arquitectura y algoritmos propuestos para la implementación de un receptor ISDB-T de baja complejidad y frecuencia intermedia (IF) en un Circuito Integrado de Aplicación Específica (ASIC) CMOS. La arquitectura aquí propuesta se basa fuertemente en el algoritmo Computadora Digital para Rotación de Coordenadas (CORDIC), el cual es un algoritmo simple, eficiente y adecuado para implementaciones VLSI. El receptor hace frente a las deficiencias inherentes a las transmisiones por canales inalámbricos y los cristales del receptor. La tesis también analiza la metodología adoptada y presenta los resultados de la implementación. Por otro lado, la tesis también presenta la arquitectura y los algoritmos para un receptor DVB-S2 dirigido a la implementación en ASIC. Sin embargo, a diferencia del receptor ISDB-T, se introducen sólo los resultados preliminares de implementación en ASIC. Esto se hizo principalmente con el fin de tener una estimación temprana del área del die para demostrar que el proyecto en ASIC es económicamente viable, así como para verificar posibles errores en etapa temprana. Como en el caso de receptor ISDB-T, este receptor se basa fuertemente en el algoritmo CORDIC y fue un prototipado en FPGA. La metodología utilizada para el segundo receptor se deriva de la utilizada para el re[CA] La primera generació de Televisió Digital Terrestre (TDT) ha estat en servici durant més d'una dècada. En 2013, diversos països ja van completar la transició de la radiodifusió de televisió analògica a la digital, i la majoria van ser a Europa. A Amèrica del Sud, després de diversos estudis i assajos, Brasil va adoptar l'estàndard japonés amb algunes innovacions. Japó i Brasil van començar els servicis de Radiodifusió de Televisió Terrestre Digital (DTTB) al desembre de 2003 i al desembre de 2007, respectivament, utilitzant la Radiodifusió Digital amb Servicis Integrats de (ISDB-T), coneguda com a ARIB STD-B31. Al juny de 2005, el Comité de l'Àrea de Tecnologia de la Informació (CATI) del Ministeri de Ciència i Tecnologia i Innovació del Brasil (MCTI) va aprovar la incorporació del programa CI Brasil al Programa Nacional de Microelectrònica (PNM). Els principals objectius de CI Brasil són la qualificació formal dels dissenyadors de circuits integrats, el suport a la creació d'empreses de semiconductors centrades en projectes de circuits integrats dins del Brasil i l'atracció d'empreses de semiconductors centrades en el disseny i desenvolupament de circuits integrats. El treball presentat en esta tesi es va originar en l'impuls únic creat per la combinació del naixement de la televisió digital al Brasil i la creació del programa Brasil CI pel govern brasiler. Sense esta combinació no hauria estat possible realitzar este tipus de projectes a Brasil. Estos projectes han suposat un viatge llarg i costós, tot i que digne científicament i tecnològica, cap a un circuit integrat punter de baixa complexitat per a la TDT brasilera, amb bones perspectives d'economia d'escala perquè a l'inici d'este projecte l'estàndard ISDB-T no va ser adoptat per diversos països, com el DVB-T. Durant el desenvolupament del receptor de ISDB-T proposat en esta tesi, va resultar que, a causa de les dimensions continentals de Brasil, la DTTB no seria suficient per cobrir tot el país amb el senyal de TDT oberta, especialment pel que fa a les localitzacions remotes allunyades de les regions d'alta densitat urbana.. En este moment, l'Institut de Recerca Eldorado i Idea! Sistemes Electrònics van preveure que, en un futur pròxim, no hi hauria a Brasil un sistema de distribució oberta de TDT d'alta definició a través de satèl¿lit. D'acord amb això, l'Institut de Recerca Eldorado va decidir que seria necessari crear un nou ASIC per a la recepció de radiodifusió per satèl¿lit. basat en l'estàndard DVB-S2. En esta tesi s'analitza en detall l'arquitectura i els algorismes proposats per l'execució d'un receptor ISDB-T de Freqüència Intermèdia (FI) de baixa complexitat sobre CMOS de Circuit Integrat d'Aplicacions Específiques (ASIC). L'arquitectura ací proposada es basa molt en l'algorisme de l'Ordinador Digital de Rotació de Coordenades (CORDIC), que és un algorisme simple i eficient adequat per implementacions VLSI. El receptor fa front a les deficiències inherents a la transmissió de canals sense fil i els cristalls del receptor. Esta tesi també analitza la metodologia adoptada i presenta els resultats de l'execució. Es presenta el rendiment del receptor i es compara amb els obtinguts per mitjà de simulacions. D'altra banda, esta tesi també presenta l'arquitectura i els algorismes d'un receptor de DVB-S2 de cara a la seua implementació en ASIC. No obstant això, a diferència del receptor ISDB-T, només s'introdueixen resultats preliminars d'implementació en ASIC. Això es va fer principalment amb la finalitat de tenir una estimació primerenca de la zona de dau per demostrar que el projecte en ASIC és econòmicament viable, així com per verificar possibles errors en l'etapa primerenca. Com en el cas del receptor ISDB-T, este receptor es basa molt en l'algorisme CORDIC i va ser un prototip de FPGA. La metodologia utilitzada per al segon receptor es deriva de la utilitzada per al receptor IRodrigues De Lima, E. (2016). Architecture and algorithms for the implementation of digital wireless receivers in FPGA and ASIC: ISDB-T and DVB-S2 cases [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/61967TESI

Replacing the Soft FEC Limit Paradigm in the Design of Optical Communication Systems

The FEC limit paradigm is the prevalent practice for designing optical communication systems to attain a certain bit-error rate (BER) without forward error correction (FEC). This practice assumes that there is an FEC code that will reduce the BER after decoding to the desired level. In this paper, we challenge this practice and show that the concept of a channel-independent FEC limit is invalid for soft-decision bit-wise decoding. It is shown that for low code rates and high order modulation formats, the use of the soft FEC limit paradigm can underestimate the spectral efficiencies by up to 20%. A better predictor for the BER after decoding is the generalized mutual information, which is shown to give consistent post-FEC BER predictions across different channel conditions and modulation formats. Extensive optical full-field simulations and experiments are carried out in both the linear and nonlinear transmission regimes to confirm the theoretical analysis

Sayısal haberleşme sistemlerinde esnek karar verme demodülasyon yöntemlerinin FPGA üzerinde etkin bir şekilde gerçekleştirilmesi

06.03.2018 tarihli ve 30352 sayılı Resmi Gazetede yayımlanan “Yükseköğretim Kanunu İle Bazı Kanun Ve Kanun Hükmünde Kararnamelerde Değişiklik Yapılması Hakkında Kanun” ile 18.06.2018 tarihli “Lisansüstü Tezlerin Elektronik Ortamda Toplanması, Düzenlenmesi ve Erişime Açılmasına İlişkin Yönerge” gereğince tam metin erişime açılmıştır.Sayısal haberleşme sistemlerinde esnek karar verme demodülasyon, yumuşak giriş yumuşak çıkış kod çözücü için esnek bit değerleri üreten bir demodülasyon tekniğidir. Esnek bit değerleri, kod çözücü için geniş bir aralıkta karar verme imkanı sağladığı için, katı bit değerlerine göre daha yüksek hata düzeltme performansı sağlamaktadır. Toplanır Beyaz Gauss Gürültüsü (AWGN) kanalı modelinde en iyi sonuç üreten esnek karar verme demodülasyon yöntemi Logaritmik Olabilirlik Oranı (LLR) yöntemidir. LLR yöntemi için, sahip olduğu karmaşık işlemler ve karmaşık işlemlerin gerektirdiği yüksek donanım karmaşıklığından dolayı, literatürde alternatif birçok yöntem önerilmiştir. Bu tezin amacı; sayısal haberleşme sistemlerinde kullanılan esnek karar verme demodülasyon yöntemlerini incelemek, bu yöntemlere alternatif olarak işlem karmaşıklığı ve performans açısından daha uygun bir yöntem önermek ve önerilen bu yöntemi FPGA üzerinde etkin bir şekilde gerçekleştirmektir. Bu amaçla, öncelikle literatürde yer alan ve LLR yöntemine alternatif olarak sunulmuş olan yöntemler, işlem karmaşıklığı ve performans açısından incelenmiştir. Daha sonra 8PSK demodülasyonu için karar çizgilerine olan uzaklığı esas alan yeni bir yöntem önerilmiştir. Önerilen bu yöntemin simülasyonları IEEE 802.11n LDPC kodları kullanılarak yapılmış ve geleneksel yöntemler ile karşılaştırılmıştır. Önerilen yöntem MAX yöntemine göre yaklaşık %85 işlem tasarrufu sağlamasına karşın performansta ciddi bir kayıp görülmemiştir. Son olarak önerilen yöntem FPGA üzerinde gerçeklenmiş ve MAX yöntemine göre yaklaşık %85 donanım tasarrufu sağlanmıştır. Sonuç olarak önerilen esnek karar verme demodülasyon yönteminin 8PSK esnek karar verme demodülasyon uygulamaları için daha uygun bir yöntem olduğu gösterilmiştir.In digital communication systems, soft decision demapper is a digital demodulation technique which provides soft-bit values for iterative soft-in-soft-output (SISO) channel decoder. Soft-bit values provide higher decoding performance compared to hard-bit values, because of its wide decision range. In Additive White Gaussian Noise (AWGN) channel model, optimal soft-decision technique is Log-Likelihood Ratio. Although LLR provides optimal result for soft decision, it requires complex operations that increase hardware complexity. Therefore, many estimation methods have been proposed in literature as alternative to LLR. The aim of this thesis; finding and introducing the most appropriate method for soft decision demapper applications in terms of performance and computation complexity, and its efficient FPGA implementation. Towards this aim, the soft decision demapping estimation methods which proposed in literature as alternative to LLR were investigated, in terms of performance and computation complexity. Afterwards, a new soft decision demapping estimation method, which based on distance to decision boundary, was proposed for 8PSK demodulation. The proposed method was simulated using LDPC codes of IEEE 802.11n standard and negligible performance loss has been observed compared to MAX demapping technique. Finally, the proposed method was implemented on FPGA and % 85 hardware savings has been observed compared to MAX method. Consequently, the proposed soft-decision demapping method is the most suitable method for 8PSK demodulations

Towards Fully Optimized BICM Transceivers

Bit-interleaved coded modulation (BICM) transceivers often use equally spaced constellations and a random interleaver. In this paper, we propose a new BICM design, which considers hierarchical (nonequally spaced) constellations, a bit-level multiplexer, and multiple interleavers. It is shown that this new scheme increases the degrees of freedom that can be exploited in order to improve its performance. Analytical bounds on the bit error rate (BER) of the system in terms of the constellation parameters and the multiplexing rules are developed for the additive white Gaussian Noise (AWGN) and Nakagami-$m$ fading channels. These bounds are then used to design the BICM transceiver. Numerical results show that, compared to conventional BICM designs, and for a target BER of $10^{-6}$, gains up to 3 dB in the AWGN channel are obtained. For fading channels, the gains depend on the fading parameter, and reach 2 dB for a target BER of $10^{-7}$ and $m=5$.Comment: Submitted to the IEEE Transactions on Communication

Forward Error Correction for High Capacity Transmission Systems

Αυτή η μελέτη διερευνά την αλληλεπίδραση μεταξύ FEC διόρθωσης σφαλμάτων προώθησης και ψηφιακού αντιστάθμιση μη γραμμικότητας DBP σε ένα κανάλι ινών μεγάλων αποστάσεων. Πρώτον, α Η προσέγγιση που βασίζεται στην έρευνα χρησιμοποιείται για τον προσδιορισμό των τεχνολογιών αιχμής στο FEC για το κανάλι ινών και προσαρμόστε τα στο τελικό σχέδιο. Οι σχεδιαστικές επιλογές περιλαμβάνουν το χρήση τετριμμένων bit κωδικοποιημένης διαμόρφωσης αρχιτεκτονικής T-BICM με συνενωμένη σχήμα κώδικα που χρησιμοποιεί έναν επαναληπτικό soft αποκωδικοποιητή. Η απαίτηση για συνενωμένη Η εφαρμογή FEC οδήγησε σε μια άλλη έρευνα για έναν κώδικα καλής απόδοσης συνδυασμός. Το ακανόνιστο LDPC και το οιονεί κυκλικό QC-LDPC, που υιοθετήθηκαν από το DVB-S2 και Τα πρότυπα IEEE 802.11, αντίστοιχα, συνδυάστηκαν με τον κώδικα σκάλας και σύγκριση με βάση τις επιτευχθείσες επιδόσεις. Αποδεικνύουμε ότι αυξάνοντας τις ίνες απόσταση μετάδοσης κατά 1/3, από 300km έως 400km, διατηρώντας παράλληλα την η ίδια απόδοση και η χρήση των ίδιων γενικών εξόδων, δηλαδή 27,5% είναι εφικτό όταν υλοποίηση του DBP με 2 βήματα/περιοχή ή 3 βήματα/περιοχή, ανάλογα με το αν το Οι επαναλήψεις αποκωδικοποίησης είναι 10 ή 5. Αυτή η μελέτη καταλήγει με την εύνοια του LDPC από το DVB-S2 πάνω από το QC-LDPC του IEEE 802.11 για κανάλι ινών μεγάλων αποστάσεων. Το συμπέρασμα βγαίνει με βάση σχετικά με την καλύτερη απόδοση για το LDPC-DVB, λόγω των μεγάλων μηκών κωδικών του και του υποστήριξη για υψηλούς ρυθμούς κωδικοποίησης με αποτέλεσμα χαμηλές γενικές απαιτήσειςThis study investigates the interplay between forward error correction FEC and digital back-propagation DBP nonlinearity compensation on a long-haul fibre channel. First, a research-based approach is used to identify the state-of-the-art technologies in FEC for the fibre channel and adapt them to the final design. The design choices includes the usage of trivial bit interleaved coded modulation T-BICM architecture with a concatenated code scheme that uses an iterative soft decoder. The requirement for a concatenated FEC implementation motivated another investigation of a well-performing code combination. The Irregular LDPC and quasi-cyclic QC-LDPC, adopted from DVB-S2 and IEEE 802.11 standards, respectively, were each concatenated with staircase code and compared based on the attained performance. We prove that increasing the fibre transmission distance by a factor of 1/3, from 300km to 400km, while maintaining the same performance and using the same overhead, i.e. 27.5\% is achievable when implementing DBP with 2 steps/span or 3 steps/span, depending on whether the decoding iterations are 10 or 5. This study concludes with favouring LDPC from DVB-S2 over IEEE 802.11's QC-LDPC for long haul fibre channel. The conclusion is made based on the better attained performance for LDPC-DVB, due to its long code lengths, and its support for high coding rates resulting low overhead requirement