Pedestrian Detection Image Processing with FPGA

This paper focuses on real-time pedestrian detection using the Histograms of Oriented Gradients (HOG) feature descriptor algorithm on a Field Programmable Gate Array. To achieve real- time pedestrian recognition on embedded systems, hardware architecture for HOG feature extraction is proposed. In order to reduce computational complexity toward efficient hardware architecture, this paper proposes several methods to simplify the computation of the HOG feature descriptor. The architecture is proposed on a Xilinx Zynq-7000 SoC using Verilog HDL to evaluate the real-time performance. This implementation processes image data at twice the pixel rate of similar software simulations and significantly reduces resource utilization while maintaining high detection accuracy

Embedded electronic systems driven by run-time reconfigurable hardware

Abstract This doctoral thesis addresses the design of embedded electronic systems based on run-time reconfigurable hardware technology –available through SRAM-based FPGA/SoC devices– aimed at contributing to enhance the life quality of the human beings. This work does research on the conception of the system architecture and the reconfiguration engine that provides to the FPGA the capability of dynamic partial reconfiguration in order to synthesize, by means of hardware/software co-design, a given application partitioned in processing tasks which are multiplexed in time and space, optimizing thus its physical implementation –silicon area, processing time, complexity, flexibility, functional density, cost and power consumption– in comparison with other alternatives based on static hardware (MCU, DSP, GPU, ASSP, ASIC, etc.). The design flow of such technology is evaluated through the prototyping of several engineering applications (control systems, mathematical coprocessors, complex image processors, etc.), showing a high enough level of maturity for its exploitation in the industry.Resumen Esta tesis doctoral abarca el diseño de sistemas electrónicos embebidos basados en tecnología hardware dinámicamente reconfigurable –disponible a través de dispositivos lógicos programables SRAM FPGA/SoC– que contribuyan a la mejora de la calidad de vida de la sociedad. Se investiga la arquitectura del sistema y del motor de reconfiguración que proporcione a la FPGA la capacidad de reconfiguración dinámica parcial de sus recursos programables, con objeto de sintetizar, mediante codiseño hardware/software, una determinada aplicación particionada en tareas multiplexadas en tiempo y en espacio, optimizando así su implementación física –área de silicio, tiempo de procesado, complejidad, flexibilidad, densidad funcional, coste y potencia disipada– comparada con otras alternativas basadas en hardware estático (MCU, DSP, GPU, ASSP, ASIC, etc.). Se evalúa el flujo de diseño de dicha tecnología a través del prototipado de varias aplicaciones de ingeniería (sistemas de control, coprocesadores aritméticos, procesadores de imagen, etc.), evidenciando un nivel de madurez viable ya para su explotación en la industria.Resum Aquesta tesi doctoral està orientada al disseny de sistemes electrònics empotrats basats en tecnologia hardware dinàmicament reconfigurable –disponible mitjançant dispositius lògics programables SRAM FPGA/SoC– que contribueixin a la millora de la qualitat de vida de la societat. S’investiga l’arquitectura del sistema i del motor de reconfiguració que proporcioni a la FPGA la capacitat de reconfiguració dinàmica parcial dels seus recursos programables, amb l’objectiu de sintetitzar, mitjançant codisseny hardware/software, una determinada aplicació particionada en tasques multiplexades en temps i en espai, optimizant així la seva implementació física –àrea de silici, temps de processat, complexitat, flexibilitat, densitat funcional, cost i potència dissipada– comparada amb altres alternatives basades en hardware estàtic (MCU, DSP, GPU, ASSP, ASIC, etc.). S’evalúa el fluxe de disseny d’aquesta tecnologia a través del prototipat de varies aplicacions d’enginyeria (sistemes de control, coprocessadors aritmètics, processadors d’imatge, etc.), demostrant un nivell de maduresa viable ja per a la seva explotació a la indústria

Codiseño HW/SW en System-on-Chip programable de última generación

Este trabajo se centra en el codiseño HW/SW de un PSoC (Programmable System-on-Chip) formado por un sistema de procesamiento (PS) y lógica programable (PL). El codiseño se compone de varios pasos, como la elección de un sistema operativo para el SoC, la programación de la FPGA y lo más importante, la definición de la interfaz de comunicación entre ambos. Habitualmente, la interfaz de comunicación entre software y hardware es el punto más delicado en un diseño, el que más tiempo requiere y el lugar más a propenso a contener errores. Para solucionar este problema se va a hacer uso de Xillybus, que consiste en un conjunto de herramientas que hacen más transparente al desarrollador la comunicación HW/SW. Con esto se consigue una comunicación extremo a extremo, robusta y muy fácil de integrar, que permite tener preparado el PSoC para cualquier aplicación en poco tiempo. Para demostrar el funcionamiento del sistema se van a desarrollar algunas aplicaciones que muestren varios usos del dispositivo, tales como el acceso desde la parte software a GPIOs conectados a la lógica programable, control en tiempo de ejecución de la FPGA y una comunicación en tiempo real HW/SW para mostrar un espectrograma del audio captado por el sistema. Hay que agradecer al programa de universidades de Xilinx por la donación de la ZedBoard y el software Vivado.This work focuses on the HW / SW co-design of a PSoC, composed of a processing system (PS) and a programmable logic (PL). The co-design consists of several steps such as the choice of an operating system for the processing system, programming the FPGA and most importantly, the definition of the communication interface between them. Usually, the communication interface between software and hardware is the most complicated and time- consuming point in the design, as well as the more prone to containing errors. To solve this problem, Xillybus is going to be used, a set of tools that make HW / SW communication transparent to the developer. With this, we achieve an end to end, robust and easy to integrate communication, which allows the PSoC to be prepared for any application in a short period of time. In order to show how the system works, some applications will be developed. Each application represents different uses of the device, such as the access from the PS to the GPIOs connected to the programmable logic, controlling the FPGA in runtime and a real-time HW / SW communication in the form of a spectrogram. Thanks to the Xilinx University Program for donating the ZedBoard and the Vivado software.Universidad de Sevilla. Grado en Ingeniería de las Tecnologías de Telecomunicació

XIV Conference on Technology, Teaching and Learning of Electronics

Livro de atas da TAEE2020.A conferencia TAEE conhecerá na sua 14ª edição um momento histórico. Não só é a primeira vez que a será organizada fora do território Espanhol, como terá lugar a verdadeiramente pioneira experiência de realizar esta conferência num formato puramente virtual no Instituto Superior de Engenharia do Porto. Esta opção representa a solução possível para um evidente problema mundial, que surgiu de forma repentina durante a preparação desta edição. Optamos por aplicar a típica abordagem de engenharia, instintivamente encarando este novo problema como uma verdadeira oportunidade, e aproveitando as limitações impostas para experimentar novas soluções para novas questões. Tentamos criar uma TAEE diferente, não melhor nem pior, mas indo buscar proveitos às tecnologias de comunicação emergentes de forma a criar e dinamizar um evento onde não estaremos fisicamente juntos, mas poderemos comunicar e conviver de forma virtual. A grande motivação da TAEE será sempre os visíveis entrosamentos, dedicação e motivação da comunidade e serão estes fatores que permitirão o sucesso nesta nova forma de estarmos e trabalharmos juntos, mas à distância.info:eu-repo/semantics/publishedVersio

Sistemas embebidos de tiempo real con aplicaciones en bioingeniería

El avance de la tecnología permite abordar problemas cada vez más complejos con implementaciones cada vez más compactas. Un claro ejemplo de esto son los sistemas embebidos (SE): dispositivos electrónicos compactos y autónomos, con capacidad de cómputo, que realizan procesamiento de datos y/o control sobre variables físicas externas. La mayor diferencia que presenta un SE, respecto de un computador personal (PC), es que un SE está dedicado a una función particular para la cual fue desarrollado, mientras que un PC está concebido para usos múltiples. Además, los recursos de hardware que dispone un SE son generalmente más reducidos y deben afrontar importantes restricciones de consumo. Ejemplos actuales de equipos que contienen sistemas embebidos son: un router, un teléfono celular, un lavarropas, un equipo reproductor de audio o la unidad central de control de un automóvil, entre muchos otros. También son múltiples y diversas las aplicaciones biomédicas que requieren SE como dosificadores de drogas, monitores de parámetros fisiológicos, interfaces cerebro-computadora y equipos de diagnóstico autónomos. Una característica distintiva de estas aplicaciones es que deben cumplir con estrictas restricciones en los tiempos de respuesta y de ejecución para las tareas que deben realizar, por lo cual exigen sistemas embebidos de tiempo real. En general, las aplicaciones biomédicas requieren la captura de señales, su procesamiento y además de generar estímulos en forma sincronizada con la adquisición de las señales. Estas demandas imponen serias restricciones, tanto en el software como en el hardware de este tipo de equipos. Esta tesis propone una metodología de diseño de SE para aplicaciones biomédicas. A partir de ejemplos concretos se describe el fraccionamiento de las tareas; en primer lugar entre el procesamiento analógico y el procesamiento digital de señales, y luego entre distintas plataformas sobre las cuales se implementan las tareas de procesamiento digital. Los dispositivos desarrollados en el marco de esta tesis son: un adquisidor de señales de EEG autónomo con transmisión inalámbrica para Interfaces Cerebro-Computadora (ICC) basada en ritmos cerebrales, un equipo para diagnóstico de hipoacusias basado en Oto-emisiones Acústicas (OAE) diseñado para una empresa de audiología que actualmente lo comercializa y una plataforma para implementación de ICC basada en potenciales evocados visuales de estado estacionario (del inglés SSVEP: Steady State Visual Evoked Potential) Los dispositivos desarrollados, que tienen distintos grados de complejidad y requerimientos particulares, abarcan desde pequeños SE basados en microcontroladores de 8 bits, a plataformas con microprocesadores de 32 bits con sistemas operativos de tiempo real. Cada uno de estos equipos resultaron como soluciones propias y apropiadas a problemas específicos de bioingeniería e incorporan aportes originales en distintos aspectos de los SE.Facultad de Ingenierí

Manipulador aéreo con brazos antropomórficos de articulaciones flexibles

[Resumen] Este artículo presenta el primer robot manipulador aéreo con dos brazos antropomórficos diseñado para aplicarse en tareas de inspección y mantenimiento en entornos industriales de difícil acceso para operarios humanos. El robot consiste en una plataforma aérea multirrotor equipada con dos brazos antropomórficos ultraligeros, así como el sistema de control integrado de la plataforma y los brazos. Una de las principales características del manipulador es la flexibilidad mecánica proporcionada en todas las articulaciones, lo que aumenta la seguridad en las interacciones físicas con el entorno y la protección del propio robot. Para ello se ha introducido un compacto y simple mecanismo de transmisión por muelle entre el eje del servo y el enlace de salida. La estructura en aluminio de los brazos ha sido cuidadosamente diseñada de forma que los actuadores estén aislados frente a cargas radiales y axiales que los puedan dañar. El manipulador desarrollado ha sido validado a través de experimentos en base fija y en pruebas de vuelo en exteriores.Ministerio de Economía y Competitividad; DPI2014-5983-C2-1-

Actas de las VI Jornadas Nacionales (JNIC2021 LIVE)

Estas jornadas se han convertido en un foro de encuentro de los actores más relevantes en el ámbito de la ciberseguridad en España. En ellas, no sólo se presentan algunos de los trabajos científicos punteros en las diversas áreas de ciberseguridad, sino que se presta especial atención a la formación e innovación educativa en materia de ciberseguridad, y también a la conexión con la industria, a través de propuestas de transferencia de tecnología. Tanto es así que, este año se presentan en el Programa de Transferencia algunas modificaciones sobre su funcionamiento y desarrollo que han sido diseñadas con la intención de mejorarlo y hacerlo más valioso para toda la comunidad investigadora en ciberseguridad