Optical Proximity Correction (OPC) Under Immersion Lithography

As advanced technology nodes continue scaling down into sub-16 nm regime, optical microlithography becomes more vulnerable to process variations. As a result, overall lithographic yield continuously degrades. Since next-generation lithography (NGL) is still not mature enough, the industry relies heavily on resolution enhancement techniques (RETs), wherein optical proximity correction (OPC) with 193 nm immersion lithography is dominant in the foreseeable future. However, OPC algorithms are getting more aggressive. Consequently, complex mask solutions are outputted. Furthermore, this results in long computation time along with mask data volume explosion. In this chapter, recent state-of-the-art OPC algorithms are discussed. Thereafter, the performance of a recently published fast OPC methodology—to generate highly manufactured mask solutions with acceptable pattern fidelity under process variations—is verified on the public benchmarks

Layout regularity metric as a fast indicator of process variations

Integrated circuits design faces increasing challenge as we scale down due to the increase of the effect of sensitivity to process variations. Systematic variations induced by different steps in the lithography process affect both parametric and functional yields of the designs. These variations are known, themselves, to be affected by layout topologies. Design for Manufacturability (DFM) aims at defining techniques that mitigate variations and improve yield. Layout regularity is one of the trending techniques suggested by DFM to mitigate process variations effect. There are several solutions to create regular designs, like restricted design rules and regular fabrics. These regular solutions raised the need for a regularity metric. Metrics in literature are insufficient for different reasons; either because they are qualitative or computationally intensive. Furthermore, there is no study relating either lithography or electrical variations to layout regularity. In this work, layout regularity is studied in details and a new geometrical-based layout regularity metric is derived. This metric is verified against lithographic simulations and shows good correlation. Calculation of the metric takes only few minutes on 1mm x 1mm design, which is considered fast compared to the time taken by simulations. This makes it a good candidate for pre-processing the layout data and selecting certain areas of interest for lithographic simulations for faster throughput. The layout regularity metric is also compared against a model that measures electrical variations due to systematic lithographic variations. The validity of using the regularity metric to flag circuits that have high variability using the developed electrical variations model is shown. The regularity metric results compared to the electrical variability model results show matching percentage that can reach 80%, which means that this metric can be used as a fast indicator of designs more susceptible to lithography and hence electrical variations

Resolution enhancement in mask aligner photolithography

Photolithographie ist eine unentbehrliche Technologie in der heutigen Mikrofabrikation integrierter elektronischer Schaltungen und optischer Komponenten auf verschiedenen Größenskalen. Die zugrundeliegende Aufgabe ist die Replikation der gewünschten Struktur, die kodiert ist in einer Photomaske, auf einem photolackbedeckten Wafer. In vergangenen Jahrzehnten gab es eine beeindruckende Weiterentwicklung photolithographischer Anlagen, was Auflösungen weit unterhalb eines Mikrometers ermöglicht. Das einfachste photolithographische Instrument ist der Maskenjustierbelichter, bei dem die Photomaske und der Wafer entweder in Kontakt oder in unmittelbare Nähe gebracht werden (Proximity-Modus), ohne zusätzliche optische Komponenten dazwischen. Vor über 50~Jahren eingeführt bleibt der Maskenjustierbelichter aufgrund seines wirtschaftlichen Betriebs das Instrument der Wahl für die Herstellung unkritischer Schichten, mit einer Auflösung von einigen Mikrometern im bevorzugten Proximity-Modus. Maskenjustierbelichter werden beispielsweise für die Herstellung von Mikrolinsen, lichtemittierende Dioden und mikromechanischen Systemen verwendet. Die erreichbare laterale räumliche Auflösung ist letztlich begrenzt durch die Beugung des Lichts an den Strukturen der Photomaske, was zu Verfälschungen der Abbildung auf dem Photolack führt. In dieser Arbeit entwickeln, präsentieren und diskutieren wir mehrere Technologien zur Auflösungsverbesserung für Maskenjustierbelichter im Proximity-Modus. Dies umfasst Photolithographie mit einer neuartigen Lichtquelle, die im tiefen Ultraviolett-Bereich emittiert, eine rigoros optimierte Phasenschiebermaske für periodische Strukturen, optische Proximity-Korrektur (Nahbereichskorrektur) angewandt auf nichtorthogonale Geometrien, und die Anwendung optischer Metaoberflächen als Photomasken. Eine Reduzierung der Wellenlänge verringert die Auswirkungen der Lichtbrechung und verbessert daher direkt die Auflösung, benötigt aber auch die Entwicklung geeigneter Konzepte für die Strahlformung und Homogenisierung der Beleuchtung. Wir diskutieren die Integration einer neuartigen Lichtquelle, ein frequenzvervierfachter Dauerstrichlaser mit einer Emissionswellenlänge von 193$\,$nm, in einem Maskenjustierbelichter. Damit zeigen wir erfolgreiche Prints von Teststrukturen mit einer Auflösung von bis zu 1,75$\,$µm bei einem Proximity-Abstand von 20$\,$µm. Bei Verwendung des selbstabbildenden Talboteffekts wird sogar eine Auflösung weit unterhalb eines Mikrometers für periodische Strukturen erzielt. Außerdem diskutieren wir die rigorose Simulation und Optimierung der Lichtausbreitung in und hinter Phasenschiebermasken, die unter schrägem Einfall belichtet werden. Mit einem optimierten Photomaskendesign kann dabei die Periode bei Belichtung unter drei diskreten Winkeln verkleinert abgebildet werden. Dies erlaubt es, Strukturen deutlich kleiner als ein Mikrometer abzubilden, wobei die Strukturen auf der Photomaske deutlich größer und damit einfacher herzustellen sind. Zudem betrachten wir eine Simulations- und Optimierungsmethode für die optische Proximity-Korrektur nicht-orthogonaler Strukturen, was deren Formtreue verbessert. die Wirksamkeit beider Konzepte bestätigen wir erfolgreich in experimentellen Prints. Die Verwendung optischer Metaoberflächen erweitert die Fähigkeiten zur Wellenfrontformung von Photomasken gegenüber etablierten Intensitäts- oder Phasenschiebermasken. Wir diskutieren zwei Designs für optische Metaoberflächen, die beide den vollen $2\,\pi$-Phasenbereich abdecken. Ein Design beinhaltet dabei noch einen plasmonischen Absorber, was zusätzliche Möglichkeiten bietet, den Transmissionskoeffizient anzupassen. Desweiteren beschreiben wir einen Algorithmus zur Berechnung des Maskenlayouts für beliebige Strukturen. Eine kontinuierliche Weiterentwicklung von Maskenjustierbelichtern ist unerlässlich, um Schritt zu halten mit der fortschreitenden Miniaturisierung in allen Bereich der Optik, der Mechanik und der Elektronik. Unsere Forschungsergebnisse ermöglichen es, die Auflösung der optischen Lithographie im Proximity-Modus zu verbessern und sich damit den zukünftigen Herausforderungen der optischen Industrie stellen zu können

OPC and Image Optimization Using Localized Frequency Analysis

A method of assist feature OPC layout is introduced using a frequency model-based approach. Through low-pass spatial frequency filtering of a mask function, the local influence of zero diffraction energy can be determined. By determining isofocal intensity threshold requirements of an imaging process, a mask equalizing function can be designed. This provides the basis for frequency model-based assist feature layout. By choosing assist bar parameters that meet the requirements of the equalizing function, through-pitch focus and dose matching is possible for large two dimensional mask fields. The concepts introduced also lead to additional assist feature options and design flexibility

Nasics: A `Fabric-Centric\u27 Approach Towards Integrated Nanosystems

This dissertation addresses the fundamental problem of how to build computing systems for the nanoscale. With CMOS reaching fundamental limits, emerging nanomaterials such as semiconductor nanowires, carbon nanotubes, graphene etc. have been proposed as promising alternatives. However, nanoelectronics research has largely focused on a `device-first\u27 mindset without adequately addressing system-level capabilities, challenges for integration and scalable assembly. In this dissertation, we propose to develop an integrated nano-fabric, (broadly defined as nanostructures/devices in conjunction with paradigms for assembly, inter-connection and circuit styles), as opposed to approaches that focus on MOSFET replacement devices as the ultimate goal. In the `fabric-centric\u27 mindset, design choices at individual levels are made compatible with the fabric as a whole and minimize challenges for nanomanufacturing while achieving system-level benefits vs. scaled CMOS. We present semiconductor nanowire based nano-fabrics incorporating these fabric-centric principles called NASICs and N3ASICs and discuss how we have taken them from initial design to experimental prototype. Manufacturing challenges are mitigated through careful design choices at multiple levels of abstraction. Regular fabrics with limited customization mitigate overlay alignment requirements. Cross-nanowire FET devices and interconnect are assembled together as part of the uniform regular fabric without the need for arbitrary fine-grain interconnection at the nanoscale, routing or device sizing. Unconventional circuit styles are devised that are compatible with regular fabric layouts and eliminate the requirement for using complementary devices. Core fabric concepts are introduced and validated. Detailed analyses on device-circuit co-design and optimization, cascading, noise and parameter variation are presented. Benchmarking of nanowire processor designs vs. equivalent scaled 16nm CMOS shows up to 22X area, 30X power benefits at comparable performance, and with overlay precision that is achievable with present-day technology. Building on the extensive manufacturing-friendly fabric framework, we present recent experimental efforts and key milestones that have been attained towards realizing a proof-of-concept prototype at dimensions of 30nm and below

Bayesian Analysis for Photolithographic Models

The use of optical proximity correction (OPC) as a resolution enhancement technique (RET) in microelectronic photolithographic manufacturing demands increasingly accurate models of the systems in use. Model building and inference techniques in the data science community have seen great strides in the past two decades in the field of Bayesian statistics. This work aims to demonstrate the predictive power of using Bayesian analysis as a method for parameter selection in lithographic models by probabilistically considering the uncertainty in physical model parameters and the wafer data used to calibrate them. We will consider the error between simulated and measured critical dimensions (CDs) as Student’s t-distributed random variables which will inform our likelihood function, via sums of log-probabilities, to maximize Bayes’ rule and generate posterior distributions for each parameter. Through the use of a Markov chain Monte Carlo (MCMC) algorithm, the model’s parameter space is explored to find the most credible parameter values. We use an affine invariant ensemble sampler (AIES) which instantiates many walkers which semi-independently explore the space in parallel, which lets us exploit the slow model evaluation time. Posterior predictive checks are used to analyze the quality of the models that use parameter values from their highest density intervals (HDIs). Finally, we explore the concept of model hierarchy, which is a flexible method of adding hyperparameters to the Bayesian model structure