Ein Testmustergenerator unter 16-wertiger Logik mit variabler Fehlermodellierung

Die Mikroelektronik hält zunehmend Einzug in Bereiche unseres täglichen Lebens. Die Abhängigkeit des Menschen von der Technik wächst ständig, und damit kommt der Frage nach deren Zuverlässigkeit eine steigende Bedeutung zu. Diese Frage nach der Zuverlässigkeit stellt sich insbesondere bei der Fertigung hochintegrierter Schaltkreise. Leider ist die Chipfertigung, sich immer an der Grenze des technisch machbaren bewegend, sehr fehleranfällig. Defektraten von über 40% sind im VLSI Bereich keine Seltenheit. Man benötigt darum unbedingt leistungsfähige Verfahren, die gefertigte Chips auf ihre Korrektheit überprüfen, sie also testen. Welche Bedeutung der Fertigungstest in der Chipfertigung einnimmt, zeigt eine Schätzung von Milne [Mil85], nach der heute mehr als 25% der Produktkosten im VLSI Bereich auf den Testvorgang entfallen

Graph automata

AbstractMagmoids satisfying the 15 fundamental equations of graphs, namely graphoids, are introduced. Automata on directed hypergraphs are defined by virtue of a relational graphoid. The closure properties of the so-obtained class are investigated, and a comparison is being made with the class of syntactically recognizable graph languages

Completeness of Nominal PROPs

We introduce nominal string diagrams as string diagrams internal in the category of nominal sets. This leads us to define nominal PROPs and nominal monoidal theories. We show that the categories of ordinary PROPs and nominal PROPs are equivalent. This equivalence is then extended to symmetric monoidal theories and nominal monoidal theories, which allows us to transfer completeness results between ordinary and nominal calculi for string diagrams

Normalization for planar string diagrams and a quadratic equivalence algorithm

In the graphical calculus of planar string diagrams, equality is generated by exchange moves, which swap the heights of adjacent vertices. We show that left- and right-handed exchanges each give strongly normalizing rewrite strategies for connected string diagrams. We use this result to give a linear-time solution to the equivalence problem in the connected case, and a quadratic solution in the general case. We also give a stronger proof of the Joyal-Street coherence theorem, settling Selinger's conjecture on recumbent isotopy

Completeness of Nominal PROPs

We introduce nominal string diagrams as string diagrams internal in the category of nominal sets. This leads us to define nominal PROPs and nominal monoidal theories. We show that the categories of ordinary PROPs and nominal PROPs are equivalent. This equivalence is then extended to symmetric monoidal theories and nominal monoidal theories, which allows us to transfer completeness results between ordinary and nominal calculi for string diagrams.Comment: arXiv admin note: text overlap with arXiv:1904.0753

Catoids and modal convolution algebras

We show how modal quantales arise as convolution algebras QX of functions from catoids X, multisemigroups equipped with source and target maps, into modal quantales value or weight quantales Q. In the tradition of boolean algebras with operators we study modal correspondences between algebraic laws in X, Q and QX. The catoids introduced generalise Schweizer and Sklar’s function systems and single-set categories to structures isomorphic to algebras of ternary relations, as they are used for boolean algebras with operators and substructural logics. Our correspondence results support a generic construction of weighted modal quantales from catoids. This construction is illustrated by many examples. We also relate our results to reasoning with stochastic matrices or probabilistic predicate transformers

On the test complexity of VLSI-systems

The wide use of computers in various fields of society makes it clear - computers must be more and more reliable. The reliability of a computer depends strongly upon testing its basic components - VLSI systems. Through test one knows whether the VLSI systems have been manufactured properly and behave correctly. Generally speaking, A VLSI system is made up of the sequential circuit part and combinational circuit part. The test generation for sequential circuits is usually much more difficult than that for combinational ones, since the controllability and observability of sequential circuits are poor. In order to overcome the difficulty, some design technique have been developed. By using those techniques a sequential logic can be so designed that its test can be reduced to that for some combinational logics. Hence the key to the test of a VLSI system lies in the test of its combinational logic part. This thesis focuses on the test problem of the combinational part of VLSI systems. The test of a VLSI system includes mainly the generation of a test set and the application of the test set to the system. The test complexity can be classified into the complexity of the test set generation and the complexity of the test set application. The former can be estimated by the computing complexity of generating the test set. The latter is measured by the cardinality of the test set. The test generation approaches can be divided roughly into structural and functional methods. A structural method generates test patterns for a circuit with reference to the concrete logic structure of the circuit, while a functional method produces test patterns for a circuit without reference to the concrete logic structure of the circuit. With the rapid development of VLSI technology the circuit density is increasing dramatically. The test of VLSI systems is becoming increasingly difficult and expensive. Although some techniques such as design for testability, new fault models and new test generation approaches have been proposed to moderate these problems, there is a great need to develop new design methodologies and test approaches. The complexity of test generation and application of a VLSI system is related to the concrete structure of the system. Theory and practical experiences show that it seems to be impossible to find a universal method for treating various VLSI systems efficiently. One of the alternatives is to develop a suitable method for a kind of VLSI systems. This thesis studies extensively the test problems related to tree systems, pseudoexhaustive and pseudorandom testable circuit systems. It develops several techniques for generating optimal test sets for different kinds of circuits.Mit dem zunehmenden Einsatz von VLSI-Systemen sind die Anforderungen an ihre Zuverlässigkeit immer mehr gestiegen. Die Zuverlässigkeit eines VLSI-Systems hängt von seinen Komponenten - hochintegrierten Schaltkreisen - ab. Leider ist der Fertigungsprozeß hochintergrierter Schaltkreise extrem fehleranfällig. Nach inoffiziellen Angaben beträgt die Defektrate für große Schaltkreise bei einem neuen Fertigungsprozeß über 60%. Daher ist ein Test der Schaltkreise unbedingt notwendig. Allerdings beträgt der Aufwand für solche Tests mehr als 25% der Gesamtkosten. Normalerweise enthält ein VLSI-System sowohl kombinatorische als auch sequentielle Schaltkreise. Mit Hilfe von Prüfbussen kann das Testproblem für die sequentiellen Komponenten auf den kombinatorischen Fall zurückgeführt werden. Deshalb spielt der Test von kombinatorischen Schaltkreisen eine große Rolle. Diese Arbeit betrachtet das Testproblem kombinatorischer Schaltkreise. Ein vollständiger Test eines Schaltkreises durch Anlegen aller Eingaben ist in der Praxis fast immer unmöglich. Deswegen müssen Annahmen über die Art der am häufigsten vorkommenden Fehler gemacht werden, die dann in einem Fehlermodell zusammengefaßt werden. Das am häufigsten in der Praxis verwendete Fehlermodell ist das Single-Stuck-at-Fehlermodell. Hier wird angenommen, daß innerhalb des ganzen Schaltkreises höchstens eine Leitung ständig auf einem festen logischen Wert (d.h. 0 oder 1) liegt. Dieses populäre Fehlermodell kann jedoch nicht alle auftretenden Fehler uberdecken. In dieser Arbeit betrachten wir daher zusätzlich das mächtigere Einzel-Zellenfehlermodell. Die Testkosten werden bestimmt durch die Kosten der Testerzeugung und der Testdurchführung. Wir definieren die Testkomplexität eines Schaltkreises S als die minimale Anzahl von Testmustern, die man benötigt, um S nach dem gegebenen Fehlermodell zu prüfen. Das Schwergewicht der vorliegenden Arbeit liegt auf der Untersuchung der Testprobleme bezüglich baumartiger Schaltkreise, pseudoerschöpfend und pseudozufällig testbarer Schaltkreise, sowie auf der Entwicklung von Verfahren zur Erzeugung optimaler Testmustermengen