Desenvolvimento de técnicas de tolerância à falhas para componentes programáveis por SRAM

Este artigo discute técnicas de tolerância à falhas para componentes programáveis, conhecidos por FPGAs (Field Programmable Cate Arrays). Essas técnicas baseiam-se em modificações a nível de circuito lógico implementadas em descrição de alto nível, sem modificação na arquitetura do FPGA. O método baseado em descrição de alto nível utiliza redundância tripla de módulos (TMR) e a combinação entre redundância dupla de módulos (DMR) com detecção de erros concorrentes (CED), que pode lidar com falhas na parte lógica combinacional e seqüencial. Os métodos foram validados por experimentos ele injeção de falhas emulados em uma placa de prototipação. Os resultados foram analisados em termos de confiabilidade, número de pinos de entrada e saída, área e desempenho.This paper discusses fault-tolerant techniques for programmable devices, the well-know FPGAs (Field Programmable Gate Arrays). These techniques can be based on circuit level modifications, implemented at the high-level description, without modification in the FPGA architecture. The high-level method is based on Triple Modular Redundancy (TMR) and a combination of Duplication Modular Redundancy (DMR) with Concurrent Error Detection (CED) techniques, which are able to cope with upsets in the combinational and in the sequential logic. The methodology was validated by fault injection experiments in an emulation board. Results have been analyzed in terms of reliability, input and output pin count, area and performance

Algoritmos para sintese de sistemas embutidos tolerantes a falhas empregando reconfiguração dinamica de FPGAs

Orientador: Alice Maria B. H. TokarniaDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de ComputaçãoMestrad

AVALIAÇÃO DA CONFIABILIDADE DO SISTEMA OPERACIONAL FREERTOS EM NANOSSATÉLITES

Nanossatélites são pequenos corpos celestes artificiais que orbitam o planeta Terra em baixas altitudes. Por terem tamanho reduzido os na- nossatélites carregam poucos instrumentos e são geralmente utilizados em experimentos científicos ou de monitoramento de fenômenos físico- químicos. Os nanossatélites estão se tornando populares em virtude do baixo custo de desenvolvimento comparado ao custo de desenvol- vimento de um satélite. Um nanossatélite é composto por diversos componentes eletroeletrônicos e, por receber radiação cósmica, estes estão sujeitos a falhas. Por ser dotado de vários sensores e atuadores, a unidade CDH (do inglês, Command and Data Handling system) de um nanossatélite geralmente está equipada com um programa responsável pelo seu controle. Este é responsável por todo o gerenciamento das fun- ções desempenhada no nanossatélite, desde a simples função de leitura de sensores e acionamento de atuadores, até funções mais críticas como as que ajustam rotas e provém comunicação. Este trabalho visa desen- volver um ambiente de testes para a validação do sistema operacional FreeRTOS em nanossatélites, com enfoque na unidade CDH

Plaeser - plataforma de emulação de soft errors visando a análise experimental de técnicas de tolerância a falhas: uma prototipação rápida utilizando FPGAs

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia ElétricaO constante avanço na fabricação de circuitos integrados com a miniaturização da tecnologia, o aumento da frequência de operação e a diminuição da tensão de alimentação fazem deles cada vez mais sensíveis à radiação. A preocupação com a sensibilidade de circuitos integrados não é mais restrita a projetos de aplicações espaciais onde o ambiente é mais hostil quanto à radiação. Circuitos fabricados com tecnologias em escala nanométrica são potencialmente sensíveis a partículas que se encontram na atmosfera terrestre e até no nível do mar. A importância da tolerância a falhas em semicondutores existe desde quando anomalias foram observadas no comportamento de dispositivos operando no espaço. A larga presença de circuitos integrados em diversas áreas do nosso cotidiano faz com que técnicas de tolerância a falhas ganhem importância também para aplicações terrestres. Desse modo, formas eficientes de avaliação dessas técnicas de tolerância a falhas são essenciais para lidar com essa demanda. É importante que essa avaliação possa ser realizada em etapas iniciais do projeto de circuitos integrados tolerantes à radiação de forma a reduzir o custo com locação de instalações que utilizam equipamentos de radiação induzida para verificação. Nesse contexto, o trabalho de dissertação apresenta um estudo sobre diferentes técnicas de injeção de falhas. Além do estudo, foi desenvolvida uma plataforma de emulação de soft errors (PLAESER) visando a análise experimental de técnicas de tolerância a falhas. A plataforma PLAESER provê suporte ao fluxo proposto para avaliação de técnicas de tolerância a falhas em fase inicial do projeto de circuitos robustos através da prototipação rápida em FPGAs. Os resultados obtidos com os casos de teste utilizados procuram mostrar o emprego do fluxo proposto para análise de técnicas de tolerância a falhas.The continuous improvements in the integrated circuits manufacture process considering the miniaturization of technology, increase of clock frequencies and limitation of power supply, make them more susceptible to radiation. The concern with circuit sensitivity is no longer restricted to space applications, in harsh environment. Integrated circuits manufactured with nanometric technologies are potentially sensitive to particles present in the atmosphere and also at the sea level. Fault tolerance strategies applied to semiconductors have been around since upsets were first experienced in space applications. The large usage of integrated circuits in several areas of everyday life makes fault tolerance techniques important also for terrestrial applications. Therefore, efficient hardness evaluation solutions are essential to deal with this demand. Such evaluation is important and should be performed earlier in hardened integrated circuit designs in order to reduce costs with rental of radiation facilities. In this context, this work presents a evaluation of different fault injection techniques. Moreover, a soft error emulation platform (PLAESER) has been developed in order to analyze fault tolerance techniques experimentally. PLEASER gives support to the flow proposed to evaluate fault tolerance techniques earlier in hardened circuit designs through rapid prototyping. The results obtained with the selected test cases show the employment of the proposed flow to analyze fault tolerance techniques

Análise e reformulação do arcabouço de interconexão do FloripaSat visando mitigação de falhas nas camadas física e de enlace de dados

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2021.Inicialmente, nanossatélites, satélites com massa entre 1 e 10 kg, eram utilizados principalmente em atividades de ensino na área espacial e para validação de tecnologias em órbita. Nos últimos anos, com o crescimento da área, esse tipo de satélite passou a ser utilizado também para aplicações científicas e comerciais. Como consequência, além do custo reduzido, estes sistemas também devem apresentar uma alta taxa de confiabilidade durante a missão espacial. Desta forma, a confiabilidade na transferência das informações de um satélite é imprescindível e o protocolo de comunicação embarcado de um nanossatélite deve ser tão confiável quanto os demais sistemas. Nesta dissertação é discutido o estudo realizado em protocolos de comunicação utilizados nos sistemas embarcados de nanossatélites. Durante o estudo foi avaliada a melhor maneira de realizar a transferência das mensagens entre os subsistemas da plataforma FloripaSat, visando a utilização para sistemas embarcados baseados em FPGA e baseados em microcontroladores. Para isto, foram utilizadas como ponto de partida as informações obtidas a partir da missão FloripaSat-1. Para validação dos resultados, foram realizadas análises matemáticas e análise de um modelo simulado do barramento, que foram comparadas com as informações de um modelo de barramento prático, baseado nos três módulos principais do FloripaSat, o OBDH, o EPS e o TT&C. Como resultado final do estudo, foi definido e implementado o protocolo CAN para utilização na plataforma FloripaSat, visando melhoria nos aspectos de confiabilidade na transferência de dados entre os subsistemas do satélite.Abstract: Initially, nanosatellites, satellites with mass between 1 and 10 kg, were used mainly in educational activities in the space area and for validation of technologies in orbit. In recent years, with the growth of the area, this type of satellite has also been used for scientific and commercial applications. As a result, in addition to the reduced cost, these systems must also have a high reliability during a space mission. Thus, reliability in the information transference from a satellite is essential and the on-board communication protocol of a nanosatellite must be as reliable as other systems. This dissertation discusses the study carried out on communication protocols used in embedded nanosatellite systems. During the study, the best way to carry out the transfer of messages between FloripaSat subsystems was evaluated, aiming at their use for embedded systems based on FPGA and based on microcontrollers. For this, the information obtained from the FloripaSat-1 mission was used as a starting point. To validate the results, mathematical analyzes and analysis of a simulated bus were performed, which were compared with information from a practical bus model, based on the three main FloripaSat modules, OBDH, EPS and TT&C. As a final result of the study, the CAN protocol was defined and implemented for use on the FloripaSat platform, aiming at improving the reliability aspects of data transfer between the satellite subsystems

Extensões para design de hardware digital em aplicações aeroespaciais

Dissertação de mestrado integrado em Engenharia de ComunicaçõesA comunicação é considerada por especialistas como uma necessidade básica para a sobrevivência dos seres humanos. Com os constantes avanços tecnológicos e conectividade eletrónica universal sente-se cada vez mais a necessidade e a importância do sigilo para a realização de operações de envio e receção de informação em aplicações, de forma a garantir segurança e fiabilidade da informação. Isto leva a uma maior consciência da necessidade de proteger dados e recursos de divulgação, para garantir a autenticidade da informação, e para proteger os sistemas de ataques na rede. Atualmente, dispositivos programáveis do tipo FPGA (Field Programmable Gate Array) são a principal opção para a implementação física de sistemas eletrónicos integrados, como tal diversas técnicas de tolerância a falhas têm sido propostas para a aplicação em FPGAs, por forma a tornar os sistemas confiáveis e com um alto desempenho, mesmo na ocorrência de falhas. O uso de HDLs (Hardware Description Language) para conceber implementações em FPGAs de elevada densidade é vantajoso, uma vez que as HDLs podem ser usadas para criar projetos grandes e complexos onde seja necessário que vários projetistas trabalhem em equipa, é possível que cada um possa trabalhar de forma independente em partes separadas de código. A base deste trabalho consiste no estudo de diferentes HDLs, e identificar os pontos onde o nível de abstração pode ser aumentando. Identificando possíveis constructs que permitirão um desenvolvimento mais rápido e uma mais fácil compreensão por terceiros, surgindo uma futura extensão do SystemVerilog. Nesta dissertação são implementadas novas metodologias para extensão da linguagem SystemVerilog tendo em conta o insuficiente nível de abstração na implementação de sistemas que requerem propriedades que implicam codificação minuciosa, como é o caso de sistemas com tolerância a falhas. É realizadoum case studyutilizando HDLs,que consiste na implementação, em hardware, de um algoritmo de encriptação eficiente para aplicações aeroespaciais com tolerância a falhas. A implementação, das técnicas de tolerância a falhas para aplicações aeroespaciais é essencial, devido a taxa de falhas por radiações cósmicas e ruido eletromagnéticoseja elevada no espaço quando comparada ao nível do mar, o que torna a análise das melhores técnicas de tolerância a falhas de suma importância. Uma vez que não existe nenhuma técnica capaz de garantir que um sistema seja totalmente imune a falhas, torna-se necessário a análise de qual das técnicas aplicadas amenizará a vulnerabilidade com menores custos a nível de implementação e desempenho.Communication is considered by specialists as a basic need for the survival of human beings. With the constant advances in technology and universal electronic connectivity is perceived the growing need and importance of secrecy to conduct transmission and reception operations of information in applications, to ensure safety and reliability of information. This leads to a greater awareness of the need to protect data and resources from disclosure, to guarantee the authenticity of information, and to protect systems from network attacks. Nowadays, devices like programmable FPGA (Field Programmable Gate Array) are the main option for the physical implementation of integrated electronic systems, such as different fault tolerance techniques have been proposed for implementation on FPGAs, in order to make systems reliable and with high performance even in the occurrence of failures. The use of HDLs to design high density FPGAs implementations is advantageous since the HDLs can be used to create large and complex designs where it is necessary that several designers workas a team, it is possible that each can work independently on separate parts of code. The basis of this work consists on the study of different HDLs, and identifies the points where the level of abstraction can be increased. Identifying possible constructs that enable faster development and more easily understood by others, creating a future extensionofSystemVerilog. In this dissertation are implemented new methodologies for extension of SystemVerilog taking into consideration the insufficient level of abstraction in implementing systems that require properties which implymeticulous coding, as systems with fault tolerance. It is performed a case study using HDLs, which consists in the implementation in hardware of an efficient encryption algorithm for aerospace fault tolerant applications. The implementation techniques of fault tolerance are critical for aerospace applications, because the failure rate for cosmic radiation and electromagnetic noise is high in space when compared to sea level, which makes analysis of the best techniques for fault tolerance of great importance. Since there is not any technique which guarantees a system fully fault tolerant, it is necessary to analyze which the applied techniques will ease the vulnerability level with the lower costs implementation and performance

Um estudo sobre as redes de sensores sem fio

This paper summarizes an overview of Wireless Sensor Networks. Presents from the general characteristics, applications, hardware platforms, operating systems and development tools, addressing advantages and disadvantages of choosing between these features, that may be appropriate or not, depending on the environment where a wireless sensor network will be used.O presente trabalho sintetiza uma visão das redes de sensores sem fio. Apresenta desde os características gerais, aplicações, plataformas de hardware, sistemas operacionais e ferramentas de desenvolvimento, abordando vantagens e desvantagens decorrentes da escolha entre estas características, que podem ser adequadas ou não, dependendo do ambiente onde irá ser utilizada uma Rede de Sensores sem Fio

Proposição de testes para FlatSat da Missão FloripaSat utilizando dispositivo programável

TCC (graduação) - Universidade Federal de Santa Catarina, Campus Joinville, Engenharia Mecatrônica.Este trabalho apresenta a montagem e testes da FlatSat2 que será utilizada para validar os módulos que compõem o satélite FloripaSat2 e futuros projetos envolvendo Cubesats. Tal plataforma tem o propósito de avaliar e prever eventuais comportamentos da integração dos diferentes módulos que compõem o satélite como sistema de comunicação, sistema de controle de atitude, sistema de fornecimento de energia e demais placas. Este trabalho sucede a etapa de desenvolvimento do hardware da FlatSat2, desenvolvida dentro do laboratório SpaceLab. Com isso e devido aos vários outros projetos que estão em desenvolvimento, esta universidade torna-se capaz não só de desenvolver e montar hardware para satélites mas também de testar e prever seu comportamento durante seu ciclo de vida

Modelo de alta disponibilidade aplicada a monitoramento de pacientes em UTI baseado em interfaces de alto-desempenho

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da ComputaçãoA manutenção da vida tem se tornado um grande desafio. Novas tecnologias surgem diariamente para apoiar os profissionais da área da saúde. Tecnologias que podem falhar, seja por desgaste natural do hardware, interferências humanas ou do meio. Buscando amenizar essa problemática, o presente trabalho propõe um modelo de alta disponibilidade no monitoramento de pacientes em Unidades de Terapia Intensiva. Para tanto, abordou-se conceitos de alta disponibilidade, a teconoligia Micro Servidor Web (MSW), gerência de redes e o software Nagios. O MSW não possui gerência implementada, assim, um processo agente embarcado fica responsável por ler tanto as interrupções geradas pela aplicação de El Shheibia (2003) como as interrupções do microcontrolador AT90S8515. O processo agente envia a comunicação ao processo gerente, localizado no servidor, que tem a função de analisar a informação, identificando a origem do alarme e a causa (problemas com paciente ou hardware), acionando o Nagios que notifica por telefone os responsáveis por cada área (Técnica/Médica) e dispara um alarme sonoro para o corpo clínico da UTI. Estas tecnologias em conjunto fornecem uma alta disponibilidade no monitoramento dos sinais vitais do paciente, sem aumento substancial do custo financeiro

Mitigação de erros em cadeias de medições de temperatura utilizando interfaces analógico-digitais com redundância e diversidade

Medições de temperatura são uma função crítica para desempenho e manutenção de motores utilizados na aviação. Dentro destes sistemas de medições de temperatura, existem duas principais responsáveis pela identificação da saúde do motor: A temperatura do gás de exaustão (EGT) e a temperatura da cabeça do cilindro (CHT). Entretanto, estas medições realizadas através de termopares necessitam condicionamento e conversões analógico-digitais em sua cadeia de medição e instrumentação, para posterior leitura das informações pelo computador de vôo. Os componentes integrados de tecnologia CMOS, comumente usados em aplicações eletrônicas nos dias de hoje e comumente presente nos conversores ADs, podem apresentar uma quantidade significativa de defeitos, geralmente associadas as condições ambientais e ao envelhecimento do componente. Algumas fontes de falhas são a quebra do óxido fino, eletromigração, transientes causados por radiação, interferência eletromagnética, bem como outros problemas causados por uma série de fatores como estresse mecânico ou corrosão, por exemplo. Uma das técnicas em nível de sistema amplamente utilizada para mitigação de tais efeitos é a Redundância Modular Tripla (TMR, Triple Modular Redundancy), que pode ser melhorada através de técnicas de diversidade e também com a aquisição de dados redundante do sensor no sistema de medição. Este trabalho aborda um sistema de medição de temperatura com um sensor termopar tipo K, apresenta um sistema de amplificação de instrumentação, filtro ativo para remoção de ruídos, e um sistema de aquisição de dados com TMR a nível de conversão analógica-digital. Além disto, foi utilizado um SoC (System-on-Chip) da Cypress Semiconductor, chamado PSoC 5LP, para emulação de falhas através do mascaramento da informação lida dos A/Ds. O resultado da emulação de falhas foi a observância de um baixo fator de erros, mostrando a eficácia do sistema baseado em TMR e diversidade espacial-temporal. Todas as falhas simples foram toleradas pelo sistema, e além disto, também mostraram que a adição de diversidade temporal gera, em comparação ao TMR clássico, um ganho significativo na tolerância a falhas duplas e múltiplas. Um baixo percentual das falhas é detectado na forma de erros, tanto em função da resiliência a falhas pela arquitetura do sistema proposto, como pela tolerância a baixas variações de temperatura na aplicação, não alterando as condições de leitura sobre a saúde do sistema monitorado.Temperature measurements are a critical function for performance and maintenance of engines used in aviation. Within these temperature measurement systems, there are two main factors responsible for identifying the health of the engine: The exhaust gas temperature (EGT) and cylinder head temperature (CHT). However, these measurements using thermocouples require conditioning and analog-digital conversions in their measurement and instrumentation chain, for later reading of the information by the flight computer. Integrated components of CMOS technology, commonly used in today's electronic applications and commonly present in ADs, can exhibit a significant quantity of defects, generally associated with environmental conditions and aging of the component. Some sources of failures are thin oxide, electromigration, transients caused by radiation, electromagnetic interference, as well as other problems caused by a number of factors such as mechanical stress or corrosion, for example. One of the system-wide techniques widely used to mitigate such effects is TMR (Triple Modular Redundancy), which can be improved through diversity techniques and also with the acquisition of redundant sensor data in the measurement system . This work addresses a temperature measurement system with a K-type thermocouple sensor, features an instrumentation amplification system, active noise removal filter, and a TMR data acquisition system at the analog-to-digital conversion level. In addition, a Cypress Semiconductor System-on-Chip, called PSoC 5LP, was used for emulation of faults by masking the information read from the A / Ds. The result of the emulation of failures was the observance of a low error factor, showing the effectiveness of the system based on TMR and spatial-temporal diversity. All simple failures were tolerated by the system, and in addition, they also showed that the addition of temporal diversity generates, in comparison to the classic TMR, a significant gain in the tolerance of double and multiple faults. A low percentage of failures is detected in the form of errors, both due to the resilience to failures by the proposed system architecture, and also by the tolerance to low temperature variations in the application, without altering the reading conditions on the health of the monitored system