19 research outputs found

    Conception d'un micro capteur d'image CMOS à faible consommation d'énergie pour les réseaux de capteurs sans fil

    Get PDF
    This research aims to develop a vision system with low energy consumption for Wireless Sensor Networks (WSNs). The imager in question must meet the specific requirements of multimedia applications for Wireless Vision Sensor Networks. Indeed, a multimedia application requires intensive computation at the node and a considerable number of packets to be exchanged through the transceiver, and therefore consumes a lot of energy. An obvious solution to reduce the amount of transmitted data is to compress the images before sending them over WSN nodes. However, the severe constraints of nodes make ineffective in practice the implementation of standard compression algorithms (JPEG, JPEG2000, MJPEG, MPEG, H264, etc.). Desired vision system must integrate image compression techniques that are both effective and with low-complexity. Particular attention should be taken into consideration in order to best satisfy the compromise "Energy Consumption - Quality of Service (QoS)".Ce travail de recherche vise à concevoir un système de vision à faible consommation d'énergie pour les réseaux de capteurs sans fil. L'imageur en question doit respecter les contraintes spécifiques des applications multimédias pour les réseaux de capteurs de vision sans fil. En effet, de par sa nature, une application multimédia impose un traitement intensif au niveau du noeud et un nombre considérable de paquets à échanger à travers le lien radio, et par conséquent beaucoup d'énergie à consommer. Une solution évidente pour diminuer la quantité de données transmise, et donc la durée de vie du réseau, est de compresser les images avant de les transmettre. Néanmoins, les contraintes strictes des noeuds du réseau rendent inefficace en pratique l'exécution des algorithmes de compression standards (JPEG, JPEG2000, MJPEG, MPEG, H264, etc.). Le système de vision à concevoir doit donc intégrer des techniques de compression d'image à la fois efficaces et à faible complexité. Une attention particulière doit être prise en compte en vue de satisfaire au mieux le compromis "Consommation énergétique - Qualité de Service (QoS)"

    Rapport annuel 2011-2012

    Get PDF

    Rapport annuel 2007-2008

    Get PDF

    Rapport annuel 2008-2009

    Get PDF

    Un système de composants distribué pour les réseaux de capteurs sans-fils

    Get PDF
    L'utilisation de réseaux de capteurs sans-fils (RCSF) se développe dans de nombreux domaines où l'informatique doit être intégrée au plus proche de l'environnement. Ce principe appelé informatique omniprésente se popularise par des applications dans de multiples domaines, de la domotique à l'étude d'environnements naturels en passant par la régulation des transports ou encore la surveillance de bâtiments à risques. Si les RCSF présentent de bonnes perspectives pour le domaine de l'informatique omniprésente, le matériel utilisé présente souvent des capacités très limitées et il est souvent compliqué de développer des applications ou de configurer de tels réseaux. Des travaux récemment réalisés au laboratoire DOMUS amènent la vision d'une informatique omniprésente autonome qui permettrait à plusieurs éléments d'un réseau de s'organiser entre eux pour limiter les interventions humaines. Dans cette vision, la reprogrammation dynamique des noeuds est utilisée pour simplifier et alléger le processus de reconfiguration du réseau. Le présent projet s'est donc intéressé à la problématique de la reprogrammation des noeuds du réseau dans une optique future d'informatique omniprésente autonome adaptée aux RCSF. Le présent projet de maîtrise a permis dans un premier temps de mettre en place un cadriciel de programmation par composants adapté aux ressources contraintes des RCSF. Ce système de programmation par composants (POC) appelé Nodecom se place comme une amélioration par rapport aux solutions de POC déjà existantes. En effet, Nodecom présente la première architecture hybride permettant à la fois de programmer en utilisant des composants statiques et à la fois de pouvoir charger de nouveaux composants de manière dynamique. Cette architecture hybride a permis d'alléger l'impact du système de programmation par composants tout en conservant la possibilité de reprogrammer dynamiquement certains composants. Dans un second temps, le projet a consisté à réaliser un dépôt distribué de composants qui permet à chaque noeud de charger dynamiquement n'importe quel composant publié à travers le réseau. Dans ce dépôt distribué, chaque noeud peut se voir attribuer le rôle de conserver une copie d'un fichier de composant dans sa mémoire locale. Pour ce faire, l'implémentation réalisée repose sur un algorithme de routage par clé inspiré des réseaux pair-à-pair traditionnels et adapté aux contraintes des plateformes utilisées. Les résultats de l'évaluation de ce système de composants distribué pour les réseaux de capteurs sans-fils sont encourageants puisqu'ils mettent en évidence les faibles besoins en mémoire du système. L'implémentation réalisée dans ce projet se place alors comme un bon support pour les travaux futurs qui chercheront à adapter la vision d'informatique omniprésente autonome au contexte des réseaux de capteurs sans-fils

    Rapport annuel 2010-2011

    Get PDF

    Rapport annuel 2009-2010

    Get PDF

    Rapport annuel 2006-2007

    Get PDF

    Implantation sur circuit SoC-FPGA d'un système de chiffrement/déchiffrement AES-128 bits en utilisant deux approches de différents niveaux d'abstraction

    Get PDF
    RÉSUMÉ : La sécurité des données est une priorité absolue dans le monde technologique. Pour garantir la sécurité et la confidentialité des données, l'usage des systèmes de chiffrement/déchiffrement devient une nécessité dans plusieurs domaines. Dans ce mémoire nous présentons une architecture simple de système de chiffrement avancé à 128 bits en mode compteur (AES-CTR-128 bit), implantée sur une carte PYNQ-Z2 pour chiffrer/déchiffrer des signaux d'électrocardiogramme ECG (ElectroCardioGram) de la base de données MIT-BIH. Le système n'utilise que 13% des ressources matérielles du circuit Xilinx ZYNQ XC7Z020. Il consomme une puissance de 43 mW et opère à une fréquence maximale de 109.43 MHz, qui correspond à un débit maximal de 14 Gbps. Le temps d'exécution de chiffrement et de déchiffrement d'un fichier de valeurs séparée par des virgules CSV (Comma Separated Value) par rapport d'un fichier texte TXT (Text) est environ deux fois plus court dans les deux plateformes utilisant deux approches ayant des niveaux d'abstraction différents. La première utilise la programmation bas-niveaux via la plateforme Xilinx Vitis alors que la seconde utilise l'outil Jupyter/Python. L'architecture matérielle proposée est environ quatre fois plus rapide que l'implantation logicielle et il y a une légère différence au niveau du temps d'exécution pour l'implantation de notre architecture sur les deux plateformes présentées (Vivado/Vitis ou Jupyter/Python). Nous avons aussi testé notre architecture matérielle avec d'autres types de données tels que les signaux audio et des images. Nous avons utilisé la plateforme Jupyter/Python pour sa simplicité de manipulation. Le chiffrement/déchiffrement d'un signal audio d'une durée de 7 secondes et d'une fréquence d'échantillonnage de 8 kHz est réduit respectivement à 4.6 ms et 4.87 ms, par rapport à 16.18 ms et 15.8 ms pour le chiffrement/déchiffrement d'un signal audio par l'implantation logicielle. De même pour l'image couleur et l'image en niveau de gris. Ainsi que le temps de chiffrement d'une image couleur prend entre trois à quatre fois le temps de chiffrement d'une image en niveau de gris dans les deux implantations logicielle et matérielle. L'architecture matérielle présentée peut être utilisée dans un large éventail d'applications embarquées. Les résultats présentés ont montré que l'architecture proposée a surpassé toutes les autres implantations existantes sur FPGA. -- Mot(s) clé(s) en français : Cryptographie, AES, Circuit FPGA, Signal ECG, Circuit ZYNQ, Chiffrement/Déchiffrement, Cryptage/Décryptage. -- ABSTRACT : Data security is a top priority in the technological world. To ensure data security and privacy, the use of encryption/decryption systems becomes a necessity in several areas. In this dissertation, we present a simple architecture of advanced 128-bit counter mode encryption systems (AES-CTR-128 bit), implemented on a PYNQ-Z2 board to encrypt/decrypt electrocardiogram (ECG) signals from the MIT-BIH database. The system uses only 13% of the hardware resources of the Xilinx ZYNQ XC7Z020 chip. It consumes 43 mW of power and operates at a maximum frequency of 109.43 MHz, which corresponds to a maximum through of 14 Gbps. The execution time of encryption and decryption of the comma-separated value (CSV) file compared to the text file (TXT) is about twice as short in both platforms using two approaches with different abstraction levels. The first use low-level programming via the Xilinx Vitis platform while the second uses the Jupyter/Python tool. The proposed hardware architecture is about four times faster than the software implementation and there is a slight difference in execution time for the implementation of our architecture on the two platforms presented (Vivado/Vitis or Jupyter/Python). We also tested our hardware architecture with other types of data such as audio signals and images. We used the Jupyter/Python platform for its simplicity of handling. The encryption/decryption of an audio signal with a duration of 7 seconds and a sampling rate of 8 kHz are reduced to 4.6 ms and 4.87 ms, respectively, compared to 16.18 ms and 15.8 ms for the encryption/decryption of an audio signal by the software implementation. The same applies to the color and grayscale image. Thus, the encryption time of a color image takes between three and four times the encryption time of a grayscale image in both software and hardware implementations. The presented hardware architecture can be used in a wide range of embedded applications. The presented results showed that the proposed architecture outperformed all other existing FPGA-based implementations. -- Mot(s) clé(s) en anglais : Cryptography, AES, FPGA circuit, ECG signal, ZYNQ circuit, Encryption/Decryption
    corecore