1,297 research outputs found

    Застосування веб-камери на онлайн заняттях з персоналом авіакоманії

    Get PDF
    Робота публікується згідно наказу ректора від 27.05.2021 р. №311/од "Про розміщення кваліфікаційних робіт вищої освіти в репозиторії НАУ". Керівник дипломної роботи: доцент кафедри авіоніки, Бєлінський Валерій МиколайовичConducting classes remotely, not being able to explain in person and help at the time of the problem - a new problem that we encountered 2 years ago, and could not imagine such situations in their work. But the pandemic contributed unexpected adjustments and forced everyone to urgently master digital tools and new pedagogical approaches and techniques. Forced distance learning has become a challenge for everyone participants in the educational process: coaches, airline staff. Organize quality training using digital technologies, motivate, give advice to technical problems was not easy. Distance learning is an individualized process of acquiring knowledge, skills, abilities and ways of human cognitive activity, which occurs mainly through the indirect interaction of distant participants in the training process in a specialized environment that operates on the base of modern information and communication technologies.Проведення занять дистанційно, неможливість пояснити особисто та допомогти на момент проблеми - нова проблема, з якою ми зіткнулися 2 роки тому, і не могли уявити собі таких ситуацій у своїй роботі. Але пандемія посприяла несподівані корективи та змусили всіх терміново опанувати цифрові інструменти та нові педагогічні підходи та техніки. Вимушене дистанційне навчання стало викликом для всіх учасників у навчальному процесі: тренери, персонал авіакомпанії. Організовувати якісне навчання з використанням цифрових технологій, мотивувати, давати поради з технічними проблемами було нелегко. Дистанційне навчання – це індивідуалізований процес отримання знань, умінь, навичок і способів пізнавальної діяльності людини, що відбувається в основному через опосередковану взаємодію віддалених учасників навчального процесу в а спеціалізоване середовище, що функціонує на базі сучасної інформації та комунікаційні технології

    Research and development for the data, trigger and control card in preparation for Hi-Lumi lhc

    Get PDF
    When the Large Hadron Collider (LHC) increases its luminosity by an order of magnitude in the coming decade, the experiments that sit upon it must also be upgraded to continue to their physics performance in the increasingly demanding environment. To achieve this, the Compact Muon Solenoid (CMS) experiment will make use of tracking information in the Level-1 trigger for the first time, meaning that track reconstruction must be achieved in less than 4 μs in an all-FPGA architecture. MUonE is an experiment aiming to make an accurate measurement of the the hadronic contribution to the anomalous magnetic moment of the muon. It will achieve this by making use of similar apparatus to that designed for CMS and benefit from the research and development efforts there. This thesis presents both development and testing work for the readout chain from tracker module to back-end processing card, as well as the results and analysis of a beam test used to validate this chain for both CMS and the MUonE experiment.Open Acces

    RegDspLib: Development of a C++ DSP common control library for Cancun, HL-LHC18kA and RF3kA power converters at CERN

    Get PDF
    English: The European Organization for Nuclear Research (CERN, Conseil Européen pour la Recherche Nucléaire in French), located in Geneva, Switzerland, hosts the largest particle accelerator complex in the world, which aims to push the boundaries of human knowledge on particle physics. The main acceleration technologies at CERN rely on radio-frequency (RF) cavities and superconducting electromagnets. Usually, these systems need to be fed from the grid using high-efficiency and high-precision switch-mode power electronic converters. This Master’s Thesis has been conducted to complete the Master's studies in Advanced Electronic Systems at the Univesity of the Basque Country (EHU/UPV, Universidad del País Vasco in Spanish). It has been carried out during a short-term internship at CERN’s System Department-Electric Power Converters-Low Power Converters (SY-EPC-LPC) group. This group is in charge of designing and developing low-voltage and high-current modular and compact converters, ranging from some Watts up to several kW. The SY-EPC-LPC manages a variety of power converters within the particle accelerator complex. Most digitally controlled ones share the same control hardware architecture consisting of a proprietary crate, named RegFGC3, which includes several cards. Among these, a Digital Signal Processor (DSP) regulation board and a State Control card containing a Field Programmable Gate Array (FPGA) can be highlighted. This RegFGC3 crate is part of a larger control platform, named FGC3. Although the hardware is highly standardized, nowadays each power supply uses converter-specific software for control purposes, coded in C programming language. This makes all code redundant, difficult to test, debug and maintain. Considering the aforementioned drawbacks, this Master's Thesis aims to design, develop and test a common control library which supports the regulation software of several power converters, providing standardization, flexibility and time-saving. To do so, as a first step, three of the accelerators' power converters have been selected: CANCUN (Cern Acdc Narrow CoNverter), HL-LHC18kA (High Luminosity Large Hadron Collider 18 kA) and RF3kA (Radio-Frequency 3 kA). This selection is based on that these converters incorporate a variety of operating and control requirements, i.e., 1-quadrant, 2-quadrant and 4-quadrant architectures, module parallelization, various current and voltage regulation loops, and different Pulse Width Modulation (PWM) modes including, in some cases, interleaving. After analysing the three power converters and their control (hardware and software), synergies have been identified, which are still missing at the software level. To provide a unified control software library that takes into account such synergies, the refactorization of the code from C to C++ has been justified as the best option. This approach allows using a fast and efficient Object Oriented Programming (OOP) language, whose nature facilitates the expression of the existing relationship between converter-specific codes. The main idea behind the proposed and implemented library, named RegDspLib, is based on constructing a parent class that supports all the converters. It contains all the shared similarities between converters, which eases the development of additional and specialized code. This base class allows the inheritance of the configured common features with the possibility of using, modifying, or adding what is needed by each converter in their corresponding derived classes. C++ language mechanisms have been used to correlate different classes, modules, methods and attributes of the code, easing the development of the common library. This, would have been more laborious in the C language. A variety of modules have been configured to provide logic to the classes, in which a generic module for the configuration of a generic Finite State Machine (FSM) template, and a regulation module with configurable PWM inputs are included, among others. Besides this and to make this library design possible, multiple modifications have been proposed. These consist of the design of a standard FSM for all the converters, the modification of the FPGA which is controlling and monitoring the power converter’s status, the interrupt handling on the DSP, and the building of new generic functions that work with multiple converters. The latter includes the slew rate method that controls the increasing/decreasing rate of the control algorithm’s reference value and an automatic parameter calculation script for interleaving control mechanisms. Verification of the RegDspLib library has been carried out using the CANCUN power converter. First, the same regulation response has been proved when comparing the original and the proposed library-based codes. Regarding digital resources, experimental results show an increase of only 2.48 % in the execution time of the program for the worst-case scenario, and up to a 24.63 % time-saving for the best-case. This demonstrates that it has been possible to standardize, refactor the code to C++ and add more features to the software without generating overruns. All things considered, the C++ programming language is proven valid for real-time control in the DSP target of CERN’s power converters. Besides, building a control library that groups all the common features has also provided a better-structured program, making it easier to understand and to work with. This work could lead to further improvements in the library and it can be completed in order to generalize it to control other power converters besides the presented ones. Moreover, although the RegDspLib library was originally aimed at the FGC3 control platform, this work provides the first steps for developing libraries taking into mind the future control hardware upgrade FGC4 (already in development). In such novel architecture, dedicated cards in the FGC3 (control, monitoring, regulation, measurement, etc.) will be replaced by one single main Central Processing Unit (CPU).Euskeraz: Ikerketa Nuklearrerako Europako Kontseilua (CERN, Conseil Européen pour la Recherche Nucléaire, frantsesez) Genevan (Suitza) dago kokatua. Partikula-fisikaren ezagutzaren mugak handitzea du helburu erakundeak. Horretarako, gaur egun munduko partikula azeleratzaile handiena dago bertan. CERNen erabiltzen diren azelerazio-teknologia nagusiak irrati-maiztasun (RF) kabitateak eta elektroiman supereroaleetan oinarritzen dira. Normalean, sistema horiek saretik hornitzen direnez, potentzia-bihurgailuak erabili behar dira. Oro har, bihurgailu horiek kommutatuak dira, eta eraginkortasun eta zehaztasun handiarekin operatzen dute. Euskal Herriko Unibertsitatearen (EHU/UPV) Sistema Elektroniko Aurreratuen masterra osatzeko helburuarekin burutu da master amaierako lan hau. CERNek unibertsitate-ikasleentzat duen praktika-programa baten testuinguruan garatu da lana, hain zuzen ere, Sistema Departamendua-Potentzia Bihurgailu Elektrikoak- Potentzia Baxuko Bihurgailu (SY-EPC-LPC) taldean. Bere izenak adierazten duen bezala, tentsio baxuko eta korronte altuko bihurgailu modularrak eta konpaktuak diseinatzeko eta garatzeko ardura du talde horrek. Bereziki, partikula-azeleradore konplexuaren parte diren bihurgailu ugari kudeatzen ditu SY-EPC-LPCek, Watt batzuetatik hasi eta zenbait kW-etaraino iristen direnak. Horien artean, hardware arkitektura berdina partekatzen dute digitalki kontrolaturiko bihurgailu gehienek, CERNen diseinatutako RegFGC3 modulua erabiltzen dutenak. Zenbait txartel elektronikok osatzen dute RegFGC3 modulua. Horien artean Seinale Digitalen Prozesadorea (DSP, Digital Signal Processor, ingelesez) duen erregulazio-txartela eta Ate-Matrize Programagarria (FPGA, Field Programmable Gate Array, ingelesez) daukan egoera-kontrol txartela nabarmentzen dira. Aldi berean, FGC3 izeneko bihurgailuen kontrolerako plataforma handiago baten parte da RegFGC3 moduloa. Hardwarea nahikoa estandarizatua dagoen arren, gaur egun bihurgailuetako bakoitzak bere kontrol-software espezifikoa erabiltzen du, C programazio-lengoaian idatzita. Horrek, erredundantzia eragiteaz gain, kodea frogatzeko, arazteko eta mantentzeko zailtasunak sortzen ditu. Aipatutako arazoak aztertu ondoren, master amaierako lanak bihurgailuen erregulazio-softwarea bateratzen duen kontrol-liburutegi amankomuna diseinatu, garatu eta frogatzea du helburu. Horrekin, estandarizazioa, malgutasuna eta denbora aurreztea bilatu da. Lehenengo urrats bezala, partikula-azeleradoreen parte diren hiru bihurgailu aukeratu dira: CANCUN (Cern Acdc Narrow CoNverter), HL-LHC18kA (High Luminosity Large Hadron Collider 18 kA) eta RF3kA (Radio-Frequency 3 kA). Bihurgailu ezberdinek duten aniztasuna hartzen da kontuan aukeraketa horretan. Hori da, 1, 2 eta 4-koadranteko arkitekturak aurki daitezke; horrez gain, korrontearen eta tentsioaren kontrolerako begizta eta Pultsu Zabalera bidezko Modulazio (PWM, Pulse Width Modulation ingelesez) algoritmo ezberdinak, zenbait kasutan, tartekatutako (interleaved, ingelesez) modulazio-eskemak barne. Behin hiru bihurgailuak eta horien kontrola aztertuta (hardware eta software mailan), sinergiak antzeman dira horien artean. Sinergiak kontuan hartzen dituen kontrol software-liburutegi amankomuna sortzeko, kodea C-tik C++-ra berreraikitzea justifikatu da aukerarik onena bezala. Horrek, Objektuetara Bideratutako Programazio-hizkuntza (OOP, Object Oriented Programming, ingelesez) azkar eta eraginkorra erabiltzea ahalbideratu du, programaren izaerak bihurgailuaren kode espezifikoen arteko erlazioen adierazpena sinplifikatuz. Proposatu eta inplementatutako RegDspLib izeneko liburutegian dagoen ideia nagusia da bihurgailu guztiei euskarria ematen dien funtsezko klase bat eraikitzean oinarritzen dela. Bihurgailuek partekatutako antzekotasun guztiak biltzen ditu klase horrek, eta kode gehigarria eta espezializatua garatzeko erraztasunak ematen ditu, konfiguratutako ezaugarri komunak heredatzea baimenduz. Liburutegi horrekin, bihurgailu bakoitzak behar duena erabiltzeko, aldatzeko edo gehitzeko aukera ematen da, klase deribatuen bidez. RegDspLib liburutegian C++ hizkuntzaren mekanismoak erabili dira klase, modulu, metodo eta atributu ezberdinak elkarrekin lotzeko. Garrantzitsua da aipatzea, nahiz eta helburu horiek lortzeko C programazio-hizkuntza erabiltzea posible izan, lana zailagoa izango litzatekeela. Elementu batzuk konfiguratzen dira klaseetan horiei logika emateko. Besteak beste, Egoera Finituko Makinak (FSM, Finite State Machine, ingelesez) konfiguratzeko modulu generiko bat eta PWM irteera konfiguragarriak dituen erregulazio-moduluak diseinatu dira. Horrez gain, aldaketa ugari burutu behar izan dira liburutegiaren diseinu egokia ahalbidetzeko. Horien artean hauexek nabarmen daitezke: FSM estandarra diseinatzea, potentzia-bihurgailuaren egoera kontrolatzen eta gainbegiratzen duen FPGAren programa-aldaketa, DSParen etenak kudeatzen eta, azkenik, bihurgailu anitzetan funtzionatzen duten funtzio generiko berriak sortzea. Funtzio berri horien artean kontrol algoritmoaren erreferentzia balioaren hazkunde/murrizketa abiadura kontrolatzen duen metodoa eta tartekatutako modulazio-mekanismoaren parametroak automatikoki kalkulatzen dituen funtzioa nabarmentzen dira, besteak beste. CANCUN potentzia-bihurgailuan gauzatu da RegDspLib liburutegiaren egiaztapena. Lehenik eta behin, korrontearen erreferentziari sistemak egindako jarraipenak frogatu du erregulazio-emaitza berdinak lortzen direla, bai proposatutako liburutegiarekin eta baita jatorrizko softwarearekin ere. Baliabide digitalei dagokienez, % 2,48ko exekuzio-denboraren gehikuntza erakutsi dute emaitza esperimentalek, kasurik okerrean, eta % 24,63ko murrizketa, kasurik onenean. Horrek guztiak frogatzen du posible dela, denbora-mugak gainditu gabe, kodea estandarizatzea, C++ lengoaiara berreraikiz, softwareari ezaugarriak gehituz. Laburbilduz, C++ programazio-lengoaia CERNen potentzia-bihurgailuak denbora errealean kontrolatzeko baliozkoa dela frogatu da. Gainera, ezaugarri amankomun guztiak biltzen dituen kontrol-liburutegi bat eraikitzeak, hobeto egituratutako programa bat sortu du, eta kodea hobeto ulertu eta honekin lan egitea erraztu du. Lan honetatik abiatuta, inplementatutako liburutegiaren hobekuntza gehigarriak garatu daitezke etorkizunean. Gainera, liburutegia beste bihurgailu batzuetan (aurkeztutakoez gain) erabiltzeko osatu daiteke. Azkenik, garrantzitsua da aipatzea, RegDspLib liburutegia FGC3 kontrol-plataformara bideratzeko asmoarekin sortu bada ere, proiektu honek FGC4 bertsiorako baliagarriak izango diren liburutegien garatze-ibilbidea hasi duela. Nabarmentzekoa da puntu hori, FGC3ko txartel espezifikoak (kontrola, ikuskapena, erregulazioa, neurketa, etab.) Prozesatzeko Unitate Zentral (CPU, Central Processing Unit, ingelesez) bakar batek ordezkatuko baititu FGC4n.Español: La Organización Europea para la Investigación Nuclear (CERN, Conseil Européen pour la Recherche Nucléaire, en francés) esta situada en Ginebra, Suiza. Tiene como objetivo superar los límites del conocimiento humano en física de partículas. Para poder cumplirlo, el CERN alberga actualmente el complejo de aceleradores de partículas más grande del mundo. Dentro de este, las principales tecnologías de aceleración se basan en cavidades de radiofrecuencia (RF) y electroimanes superconductores. En general, estos sistemas necesitan alimentarse de la red utilizando convertidores electrónicos de potencia, conmutados de alta eficiencia y precisión. Este Trabajo de Fin de Máster se ha llevado a cabo con el objetivo de completar los estudios del Máster en Sistemas Electrónicos Avanzados en la Universidad del País Vasco (EHU/UPV). Se ha realizado durante una estancia a través de un programa de prácticas del CERN, en el Departamento de Sistemas-Convertidores de Potencia Eléctricos-Baja Potencia (SY-EPC-LPC). Como su nombre indica, este grupo se encarga del diseño y desarrollo de convertidores modulares y compactos de baja tensión y alta corriente, que operan desde unos pocos Watt hasta varios kW. Este grupo gestiona una gran variedad de convertidores de potencia dentro del complejo de aceleradores de partículas. Entre estos, la mayoría de los controlados digitalmente comparten la misma arquitectura de hardware de control, que consiste en un módulo propietario, llamado RegFGC3. Este módulo incluye varias tarjetas, entre las que destacan una placa de regulación con un Procesador de Señal Digital (DSP, Digital Signal Processor, en inglés) y una tarjeta de control de estado que contiene una Matriz de Puertas Programable (FPGA, Field Programmable Gate Array, en inglés). A su vez, este módulo RegFGC3 forma parte de una plataforma de control mayor, llamada FGC3. Aunque el hardware esté estandarizado, actualmente cada uno de los convertidores utiliza un software de control específico, escrito en el lenguaje de programación C. Esto hace que el código resulte redundante y difícil de testear, depurar y mantener. Teniendo en cuenta las desventajas mencionadas, el objetivo del Trabajo de Fin de Máster ha sido diseñar, desarrollar y probar una librería de control común que englobe el software de regulación de varios convertidores de potencia, proporcionando estandarización, flexibilidad y ahorro de tiempo en el desarrollo de este. Para ello, como primer paso, se han seleccionado tres de los convertidores de potencia que forman parte de los aceleradores, CANCUN (Cern Acdc Narrow CoNverter), HL-LHC18kA (High Luminosity Large Hadron Collider 18 kA) y RF3kA (Radio-Frequency 3 kA). Esta selección se basa en que los convertidores incorporan arquitecturas de 1-cuadrante, 2-cuadrantes y 4-cuadrantes, distintos lazos de regulación de corriente y tensión, y varios modos de Modulación por Anchura de Pulso (PWM, Pulse Width Modulation, en inglés), incluyendo, en algunos casos, técnicas de entrelazamiento. Después de analizar los tres convertidores de potencia y su control (a nivel de hardware y software), se ha identificado una sinergia entre ellos, la cual falta a nivel de software. Para proporcionar una librería de software de control unificada que tenga en cuenta estas sinergias, se justifica la reescritura del código de C a C++ como la mejor opción. Esto permite utilizar un lenguaje de Programación Orientada a Objetos (OOP, Object Oriented Programming, en inglés) rápido y eficiente, cuya naturaleza facilita la expresión de la relación existente entre los códigos específicos del convertidor. La idea principal de la librería propuesta e implementada, llamada RegDspLib, se basa en la construcción de una clase padre que de soporte a todos los convertidores. Esta clase contiene todas las similitudes compartidas entre los convertidores, lo que facilita el desarrollo de código adicional y especializado al permitir la herencia de las características comunes configuradas. La librería posibilita utilizar, modificar o agregar lo que sea necesario para cada convertidor, a través de clases derivadas. Se han utilizado mecanismos del lenguaje C++ para correlacionar distintas clases, módulos, métodos y atributos del código, facilitando el desarrollo de una librería común. Esto hubiera sido más laborioso mediante el lenguaje de programación C. Con el objetivo de dotar de lógica a estas clases, se configuran una variedad de módulos. Se incluyen, entre otros, un módulo genérico para la configuración de Máquinas de Estados Finitas (FSM, Finite State Machine, en inglés) y un módulo de regulación con entradas PWM configurables. Además de esto, para posibilitar el diseño de la librería se han tenido que realizar múltiples modificaciones. Estas incluyen el diseño de una FSM estándar, la modificación de la FPGA que controla y supervisa el estado del convertidor de potencia, el manejo de interrupciones en la DSP y la creación de nuevas funciones genéricas que sirvan para múltiples convertidores. Entre estas últimas destacan el método de tasa de variación que controla el ratio de aumento/disminución del valor de referencia del algoritmo de control y el cálculo automático de los parámetros del mecanismo de control de entrelazamiento. La verificación de la librería RegDspLib se ha llevado a cabo en el convertidor de potencia CANCUN. Por un lado, se ha obtenido la misma respuesta al escalón de entrada de corriente, tanto con la librería propuesta como con el software original. Por otro, los resultados experimentales muestran un aumento del 2,48 %, en el tiempo de ejecución, para el peor de los casos, y una reducción de hasta el 24,63 %, en el mejor. Esto demuestra que ha sido posible estandarizar, reescribir el código a C++ y agregar características adicionales al software sin exceder los límites de tiempo. En resumen, el lenguaje de programación C++ se ha demostrado como válido para el control en tiempo real de los convertidores de potencia del CERN a través de la regulación en la DSP. Además, la construcción de una librería de control que engloba todas las características comunes ha proporcionado un programa mejor estructurado, lo que facilita su comprensión y trabajar con el mismo. En un futuro, este proyecto podría llevar a mejoras adicionales de la librería y ser completado para su utilización con otros convertidores de potencia, además de con los tres presentados. Por último, aunque la librería RegDspLib estaba originalmente destinada a la plataforma de control FGC3, este proyecto marca los primeros pasos hacia el desarrollo de librerías para la futura actualización del FGC4, donde las tarjetas dedicadas del FGC3 (control, supervisión, regulación, medición, etc.) serán reemplazadas por una sola Unidad Central de Procesamiento (CPU, Central Processing Unit, en inglés) principal.Français: Le Conseil Européen Pour la Recherche Nucléaire (CERN), situé à Genève, Suisse, abrite le plus grand complexe d'accélérateurs de particules au monde, qui vise à repousser les limites de la connaissance humaine en matière de physique des particules. Les principales technologies d'accélération du CERN reposent sur des cavités radiofréquences (RF) et les électro-aimants supraconducteurs. Ces systèmes doivent être alimentés par le réseau à l'aide de convertisseurs électroniques de puissance à découpage, à haut rendement et haute précision. Ce mémoire de maîtrise a été réalisé afin de compléter les études de maîtrise en systèmes électroniques avancés à L'Université du Pays Basque (EHU/UPV, Universidad del Pais Vasco en espagnol). Le projet a été réalisé à la suite d’un stage de courte durée dans le groupe System Department-Electric Power Converters-Low Power Converters (SY-EPC-LPC). Au sein du CERN, comme son nom l'indique, SY-EPC-LPC est chargé de concevoir et de développer des convertisseurs modulaires et compacts à basse tension et à courant élevé, d'une puissance allant de quelques Watts à plusieurs kW. Ce groupe gère une variété de convertisseurs de puissance au sein du complexe d'accélérateurs de particules. Ces convertisseurs partagent la même architecture matérielle de contrôle, qui consiste en un boîtier propriétaire, appelé RegFGC3, comprenant plusieurs cartes, dont une carte de régulation à processeur de signal numérique (DSP, Digital Signal Processor en anglais) et une carte de contrôle d'état contenant une réseau de portes programmables sur site (FPGA, Field Programmable Gate Array en anglais). Ce boîtier RegFGC3 fait partie d'une plateforme de contrôle plus large appelée FGC3, qui contrôle le convertisseur de puissance. Bien que le matériel soit fortement standardisé, aujourd’hui, chacun convertisseur utilise un logiciel spécifique au convertisseur à des fins de contrôle, écrite à l'origine dans le langage de programmation C. Cela rend tout le code redondant et difficile à tester, à déboguer et à entretenir. En tenant compte des inconvénients

    The Science Performance of JWST as Characterized in Commissioning

    Get PDF
    This paper characterizes the actual science performance of the James Webb Space Telescope (JWST), as determined from the six month commissioning period. We summarize the performance of the spacecraft, telescope, science instruments, and ground system, with an emphasis on differences from pre-launch expectations. Commissioning has made clear that JWST is fully capable of achieving the discoveries for which it was built. Moreover, almost across the board, the science performance of JWST is better than expected; in most cases, JWST will go deeper faster than expected. The telescope and instrument suite have demonstrated the sensitivity, stability, image quality, and spectral range that are necessary to transform our understanding of the cosmos through observations spanning from near-earth asteroids to the most distant galaxies

    The Science Performance of JWST as Characterized in Commissioning

    Full text link
    This paper characterizes the actual science performance of the James Webb Space Telescope (JWST), as determined from the six month commissioning period. We summarize the performance of the spacecraft, telescope, science instruments, and ground system, with an emphasis on differences from pre-launch expectations. Commissioning has made clear that JWST is fully capable of achieving the discoveries for which it was built. Moreover, almost across the board, the science performance of JWST is better than expected; in most cases, JWST will go deeper faster than expected. The telescope and instrument suite have demonstrated the sensitivity, stability, image quality, and spectral range that are necessary to transform our understanding of the cosmos through observations spanning from near-earth asteroids to the most distant galaxies.Comment: 5th version as accepted to PASP; 31 pages, 18 figures; https://iopscience.iop.org/article/10.1088/1538-3873/acb29

    Design of the Electronics Subsystem for a High-Resolution Electro-Optical Payload Using Systems Engineering Approach

    Get PDF
    Satellite imagers, in contrast to commercial imagers, demand exceptional performance and operate under harsh conditions. The camera is an essential part of an Earth Observation Electro Optical (EO) payload that is designed in response to needs such as military demands, changes in world politics, inception of new technologies, operational requirements and experiments. As one of the key subsystems, the Imager Electronics Subsystem of a high-resolution EO payload plays very important role in the accomplishment of mission objectives and payload goals. Hence, these Electronics Subsystems require a special design approach optimised for their needs and meticulous characterizations of high-resolution space applications. This dissertation puts forward the argument that the system being studied is a subsystem of a larger system and that systems engineering principles can be applied to the subsystem design process also. The aim of this dissertation is to design the Imager Electronics Subsystem of a high-resolution Electro Optical Payload using a systems engineering approach to represent a logical integration and test flow using the space industry guidelines. The Imager Electronics Subsystem consists of group of elements forming the functional chain from the Image Sensors on the Focal Plane down to electrical interface to the Data Handling Unit and power interface of the satellite. This subsystem is responsible for collecting light in different spectral bands, converting this light to data of different spectral bands from image sensors for high-resolution imaging, performing operations for aligning, tagging and multiplexing along with incorporating internal and external interfaces

    Extension of the L1Calo PreProcessor System for the ATLAS Phase-I Calorimeter Trigger Upgrade

    Get PDF
    For the Run-3 data-taking period at the Large Hadron Collider (LHC), the hardware- based Level-1 Calorimeter Trigger (L1Calo) of the ATLAS experiment was upgraded. Through new and sophisticated algorithms, the upgrade will increase the trigger performance in a challenging, high-pileup environment while maintaining low selection thresholds. The Tile Rear Extension (TREX) modules are the latest addition to the L1Calo PreProcessor system. Hosting state-of-the-art FPGAs and high-speed optical transceivers, the TREX modules provide digitised hadronic transverse energies from the ATLAS Tile Calorimeter to the new feature extractor (FEX) processors every 25 ns. In addition, the modules are designed to maintain compatibility with the original trigger processors. The system of 32 TREX modules has been developed, produced and successfully installed in ATLAS. The thesis describes the functional implementation of the modules and the detailed integration and commissioning into the ATLAS detector

    DESIGN MODULAR COMMAND AND DATA HANDLING SUBSYSTEM HARDWARE ARCHITECTURES

    Get PDF
    Over the past few years, On-Board Computing Systems for satellites have been facing a limited level of modularity. Modularity is the ability to reuse and reconstruct the system from a set of predesigned units, with minimal additional engineering effort. CDHS hardware systems currently available have a limited ability to scale with mission needs. This thesis addresses the integration of smaller form factor CDHS modules used for nanosatellites with the larger counterparts that are used for larger missions. In particular, the thesis discusses the interfacing between Modular Computer Systems based on Open Standard commonly used in large spacecrafts and PC/104 used for nanosatellites. It also aims to create a set of layers that would represent a hardware library of COTS-like modules. At the beginning, a review of related and previous work has been done to identify the gaps in previous studies and understand more about Modular Computer Systems based on Open Standard commonly used in large spacecrafts, such as cPCI Serial Space and SpaceVPX. Next, the design requirements have been set to achieve this thesis objectives, which included conducting a prestudy of system alternatives before creating a modular CDHS hardware architecture which was later tested. After, the hardware suitable for this architecture based on the specified requirements was chosen and the PCB was designed based on global standards. Later, several functional tests and communication tests were conducted to assess the practicality of the proposed architecture. Finally, thermal vacuum testing was done on one of the architecture’s layers to test its ability to withstand the space environment, with the aim to perform the vibration testing of the full modular architecture in the future. The aim of this thesis has been achieved after going through several tests, comparing between interfaces, and understanding the process of interfacing between different levels of the CDHS. The findings of this study pave the way for future research in the field and offer valuable insights that could contribute to the development of modular architectures for other satellite subsystems
    corecore