Holding Dissapearance in RTD-based Quantizers

Multiple-valued Logic (MVL) circuits are one of the most attractive applications of the Monostable-to-Multistable transition Logic (MML), and they are on the basis of advanced circuits for communications. The operation of such quantizer has two steps : sampling and holding. Once the quantizer samples the signal, it must maintain the sampled value even if the input changes. However, holding property is not inherent to MML circuit topologies. This paper analyses the case of an MML ternary inverter used as a quantizer, and determines the relations that circuit representative parameters must verify to avoid this malfunction.Comment: Submitted on behalf of TIMA Editions (http://irevues.inist.fr/tima-editions

Analytic Approach to the Operation of RTD Ternary Inverters Based on MML

Open Access.Multiple-valued Logic (MVL) circuits are one of the most attractive applications of the Monostable-to-Multistable transition Logic (MML), and they are on the basis of advanced circuits for communications. However, a proper design is not inherent to the usual MML circuit topologies. This paper analyses the case of an MML ternary inverter, and determines the relations that circuit representative parameters must verify to obtain a correct behaviour.This work has been funded by the Spanish Government under project NDR, TEC2007- 67245/MIC, and the Junta de Andalucía through the Proyecto de Excelencia TIC-2961.Peer Reviewe

Methods and Devices for Modifying Active Paths in a K-Delta-1-Sigma Modulator

The invention relates to an improved K-Delta-1-Sigma Modulators (KG1Ss) that achieve multi GHz sampling rates with 90 nm and 45 nm CMOS processes, and that provide the capability to balance performance with power in many applications. The improved KD1Ss activate all paths when high performance is needed (e.g. high bandwidth), and reduce the effective bandwidth by shutting down multiple paths when low performance is required. The improved KD1Ss can adjust the baseband filtering for lower bandwidth, and can provide large savings in power consumption while maintaining the communication link, which is a great advantage in space communications. The improved KD1Ss herein provides a receiver that adjusts to accommodate a higher rate when a packet is received at a low bandwidth, and at a initial lower rate, power is saved by turning off paths in the KD1S Analog to Digital Converter, and where when a higher rate is required, multiple paths are enabled in the KD1S to accommodate the higher band widths

Holding Dissapearance in RTD-based Quantizers

Multiple-valued Logic,quantizer, RTD, resonant tunneling diode, holding, sampleMultiple-valued Logic (MVL) circuits are one of the most attractive applications of the Monostable-to-Multistable transition Logic (MML), and they are on the basis of advanced circuits for communications. The operation of such quantizer has two steps : sampling and holding. Once the quantizer samples the signal, it must maintain the sampled value even if the input changes. However, holding property is not inherent to MML circuit topologies. This paper analyses the case of an MML ternary inverter used as a quantizer, and determines the relations that circuit representative parameters must verify to avoid this malfunction

Holding Dissapearance in RTD-based Quantizers

ABSTRACT Multiple-valued Logic (MVL) circuits are one of the most attractive applications of the Monostable-to-Multistable transition Logic (MML), and they are on the basis of advanced circuits for communications. The operation of such quantizer has two steps: sampling and holding. Once the quantizer samples the signal, it must maintain the sampled value even if the input changes. However, holding property is not inherent to MML circuit topologies. This paper analyses the case of an MML ternary inverter used as a quantizer, and determines the relations that circuit representative parameters must verify to avoid this malfunction

Optical Bistability in a VCSEL Coupled to Serially-Connected PIN Photodiodes Quantizer Device

In this work we investigated the structure and performance of vertical cavity surface emitting lasers (VCSEL) which will be used in building an optical quantizer. In any p-i-n structure, capacitance is the most important factor in deciding the highest modulation speed. Therefore, components with smaller capacitance would show higher switching speed. A novel electrical quantizer was constructed using two identical 850 nm Finisar VCSELs, which could manifest electrical switching up to 1.4 MHz. Also, a new electrical quantizer was built with two Eudyna PIN photodiodes (PD-PD), which works at higher frequencies up to 8 MHz, comparing to previous works. The switching photocurrent produced by the PD-PD device was used to modulate a VCSEL. The output of the VCSEL showed the signal with bistable characteristics, however, the amplitude of the optical signal was not large, which was due to the small amplitude of the modulating photocurrent produced by the photodiodes

Cutting Edge Nanotechnology

The main purpose of this book is to describe important issues in various types of devices ranging from conventional transistors (opening chapters of the book) to molecular electronic devices whose fabrication and operation is discussed in the last few chapters of the book. As such, this book can serve as a guide for identifications of important areas of research in micro, nano and molecular electronics. We deeply acknowledge valuable contributions that each of the authors made in writing these excellent chapters

Integrated interface electronics for capacitive MEMS inertial sensors

This thesis is composed of 13 publications and an overview of the research topic, which also summarizes the work. The research presented in this thesis concentrates on integrated circuits for the realization of interface electronics for capacitive MEMS (micro-electro-mechanical system) inertial sensors, i.e. accelerometers and gyroscopes. The research focuses on circuit techniques for capacitive detection and actuation and on high-voltage and clock generation within the sensor interface. Characteristics of capacitive accelerometers and gyroscopes and the electronic circuits for accessing the capacitive information in open- and closed-loop configurations are introduced in the thesis. One part of the experimental work, an accelerometer, is realized as a continuous-time closed-loop sensor, and is capable of achieving sub-micro-g resolution. The interface electronics is implemented in a 0.7-µm high-voltage technology. It consists of a force feedback loop, clock generation circuits, and a digitizer. Another part of the experimental work, an analog 2-axis gyroscope, is optimized not only for noise, but predominantly for low power consumption and a small chip area. The implementation includes a pseudo-continuous-time sense readout, analog continuous-time drive loop, phase-locked loop (PLL) for clock generation, and high-voltage circuits for electrostatic excitation and high-voltage detection. The interface is implemented in a 0.35-µm high-voltage technology within an active area of 2.5 mm². The gyroscope achieves a spot noise of 0.015 °/s/√H̅z̅ for the x-axis and 0.041 °/s/√H̅z̅ for the y-axis. Coherent demodulation and discrete-time signal processing are often an important part of the sensors and also typical examples that require clock signals. Thus, clock generation within the sensor interfaces is also reviewed. The related experimental work includes two integrated charge pump PLLs, which are optimized for compact realization but also considered with regard to their noise performance. Finally, this thesis discusses fully integrated high-voltage generation, which allows a higher electrostatic force and signal current in capacitive sensors. Open- and closed-loop Dickson charge pumps and high-voltage amplifiers have been realized fully on-chip, with the focus being on optimizing the chip area and on generating precise spurious free high-voltage signals up to 27 V

Diseño lógico de circuitos digitales usando dispositivos con característica NDR

Texto completo descargado desde TeseoEn esta tesis doctoral se han desarrollado técnicas de diseño para circuitos electrónicos integrados que empleen dispositivos con una, o varias, regiones de resistencia diferencial negativa (Negative Differential Resistance, NDR) en su característica IV. Uno de los dispositivos más representativos con este tipo de característica es el diodo basado en el efecto túnel resonante (Resonant Tunneling Diode, RTD). Las ventajas de velocidad, consumo y complejidad reducidas que ofrecen estos diodos frente a realizaciones convencionales, ya demostradas en tecnologías III/V, se asocian a la presencia de esta región NDR. El escalado de la tecnología MOS basada en silicio está alcanzando sus límites, en cuanto a densidad y prestaciones, debido a limitaciones físicas fundamentales por lo que la inclusión de dispositivos nanoelectrónicos, en los que se utilizan efectos cuánticos para obtener las funciones típicas del transistor, es una alternativa que debe ser considerada para la que, de hecho, puede constatarse una creciente actividad investigadora. Hoy día, los diodos basados en el efecto túnel resonante son los dispositivos nanoelectrónicos más maduros, ya operativos a temperatura ambiente. Estos dispositivos están basados en el transporte de electrones vía niveles discretos de energía en estructuras de pozo cuántico de doble barrera, exhibiendo una característica con una región de resistencia negativa. Para aplicaciones de circuito, una combinación de NDR y amplificación electrónica es muy atractiva, lo que ha motivado el desarrollo de diferentes dispositivos de tres terminales obtenidos introduciendo el tunneling en la unión base-emisor de HBTs o de HETs, o en la unión puerta fuente de dispositivos de efecto de campo como los MODFET. Otra aproximación usada normalmente realiza la co-integración separada de diodos basados en el efecto túnel resonante y HBT/MODFET [1]. La ya mencionada característica NDR de estos dispositivos permite implementar de forma muy eficiente funciones más complejas que las puertas lógicas booleanas convencionales. Las aplicaciones de circuito de los RTDs se basan principalmente en el elemento lógico con transición monoestable-biestable (MOnostable-BIstable Logic Element, MOBILE). El MOBILE [2] es una puerta controlada por intensidad y disparada por flanco ascendente que consiste en dos RTDs conectados en serie y polarizados por una fuente alimentación periódica. La funcionalidad lógica específica del MOBILE se logra incluyendo una etapa de entrada que modifica la intensidad de pico de uno de los RTDs. Cuando la polarización excede aproximadamente dos veces la tensión de pico del RTD se produce la transición monoestable-biestable, dando lugar a dos estados de salida digitales y auto-estabilizantes. Otro campo de aplicación donde los circuitos con RTDs están jugando un papel preponderante es en el de la lógica multivaluada (MVL) [3]. El uso de MVL permite disminuir el número de dispositivos en un chip, y reducir en gran medida tanto el conexionado como el consumo. El RTD está también especialmente indicado para la MVL ya que su característica NDR permite obtener múltiples estados estables con márgenes de ruido aceptables, lo que ha sido aprovechado para la construcción de elementos de memoria MV muy compactos [4-5]. El paso siguiente son los sistemas MV, pero la posibilidad real de circuitos MV depende del desarrollo de bloques básicos adecuados, análogos a las puertas CMOS en los sistemas binarios VLSI. El MOBILE con más de dos RTDs en serie se adapta perfectamente a la implementación de funciones MV, aunque la histéresis en su característica de transferencia puede introducir serios problemas en su aplicación a circuitos reales. Se ha trabajado bastante en la construcción de puertas básicas para circuitos MV, puertas literales [6], o puertas de transferencia (T-gates) para lógicas de 3 y 4 valores [7-8], que son puertas universales para MVL. El uso de los RTDs está limitado por su no disponibilidad en procesos CMOS estándares. Puesto que las tecnologías actualmente dominantes utilizan silicio, se están dedicando muchos esfuerzos a desarrollar dispositivos con resistencia negativa en silicio y procedimientos para compatibilizar RTDs III-V con substratos de silicio. Recientemente se han producido avances significativos: se ha demostrado la integración de un Resonant Interband Tunneleing Diode (RITD) con CMOS estándar [9] y con SiGe HBT [10], y se han reportado considerables progresos (en términos de parámetros relevantes para el diseño de circuitos) en la fabricación de Si/SiGe RITD [11] (PVCRs > 6, Jp > 200KA/cm2). Mejoras importantes son previsibles a corto plazo dado que asistimos a un continuo reporte de procesos de fabricación de diodos túnel (TDs) cada vez más simples y compatibles con un proceso CMOS. Así, en [12] se describen estructuras que no requieren utilizar Ge y en [13] un proceso de fabricación que utiliza CVD (Chemical Vapor Deposition) en lugar de MBE (Molecular Beam Epitaxy), que no suele estar disponible en las foundries CMOS estándares. Además, la integración de Ge y compuestos III-V en obleas de silicio es un área de mucha actividad que se prevé continúe recibiendo esfuerzos, ya que la utilización de estos materiales como reemplazo del canal de los transistores MOSFET es una de las modificaciones estructurales que se están investigando. Estas mismas técnicas pueden utilizarse también para realizar RTDs III-V o Ge sobre silicio. De hecho, se ha reportado la fabricación de TDs III-V y Ge utilizando ART (Aspect Ratio Trapping) [14]. Recientemente se han publicado trabajos en los que se incorporan RTDs a circuitos CMOS, evaluándose la mejora obtenida en sus prestaciones. En [15] se propone utilizar un RTD para reemplazar al keeper (transistor mantenedor) de las puertas dominó, mostrando que permite mejorar significativamente la inmunidad al ruido, a la vez que presenta un impacto reducido sobre el área, el retraso y consumo de potencia. En [16] se describe una celda de memoria estática consistente en incorporar un par de RTDs a una topología conocida de celda DRAM formada por un transistor con substrato flotante. La potencia estática de este circuito es tres órdenes de magnitud menor que la de una celda SRAM típica de 6 transistores. Finalmente, se ha demostrado que con circuitos con muy pocos transistores es posible obtener una característica I-V con una región NDR. Se han propuesto distintas aplicaciones para estos transistores compuestos, incluyendo la tolerancia al ruido de los circuitos CMOS dinámicos [17], memorias con un consumo de potencia ultra bajo o circuitos lógicos para bajo consumo de potencia y baja polarización [18]. La naturaleza intrínseca de los dispositivos con característica NDR los hacen extremadamente atractivos para la implementación eficiente de lógica umbral binaria y aplicaciones multivaluadas. Otros modelos computacionales que están muy relacionados podrían ser también implementados de manera muy competitiva con estos dispositivos, permitiendo el desarrollo de circuitos digitales de muy altas prestaciones. En concreto, pretendemos lograr: Desarrollo de técnicas de diseño usando dispositivos que presentan NDR en su característica I-V, haciendo énfasis en el diseño de circuitos multivaluados. La incorporación de diodos basados en el efecto túnel resonante al diseño CMOS. El desarrollo de circuitos CMOS con dispositivos NDR MOS para aplicaciones digitales. A continuación exponemos con más detalle las distintas tareas que se han realizado en esta tesis: Tarea A: Diseño MV utilizando dispositivos con NDR en su característica I-V. Análisis del caso MV, donde se estudiarán las características específicas de la aproximación MV. El proceso de diseño de una topología de circuito con RTDs lleva aparejado su dimensionado. En particular, se prestará especial atención a su robustez frente a posibles fallos en el proceso de integración, así como a márgenes de ruido. Tarea B: Incorporación de RTDs al diseño CMOS En una primera fase, se procederá a la adaptación de estructuras de los bloques propuestos para tecnologías III/V. El siguiente paso será el desarrollo de estructuras típicamente CMOS, aprovechando todas las posibilidades que esta tecnología proporciona (uso de transistores P y N, impedancia de entrada). Se validarán y en su caso adaptaran los esquemas de interconexión y de reloj. Para hacer un uso eficiente de los bloques básicos, se derivarán esquemas de reloj basado en los circuitos TSPC, ya que éstos modifican el modo de operación de circuitos que usen puertas MOBILE. Los esquemas tradicionales para puertas MOBILE conectadas en cascada operan con un reloj de cuatro fases, lo que conduce a restricciones en el skew. Con las puertas TSPC, estos esquemas no son necesarios, y otras opciones deben ser estudiadas. Tarea C: Emulación de características NDR Estudio y análisis de estructuras de circuitos que exhiben características IV con una región NDR, y validación de su operación en las topologías que hemos desarrollado. Selección de un conjunto de circuitos de entre los diseños abordados en los puntos anteriores, que serán fabricados utilizando estos emuladores con el fin de validar experimentalmente las realizaciones propuestas