772 research outputs found

    CMOS Image Sensors for High Speed Applications

    Get PDF
    Recent advances in deep submicron CMOS technologies and improved pixel designs have enabled CMOS-based imagers to surpass charge-coupled devices (CCD) imaging technology for mainstream applications. The parallel outputs that CMOS imagers can offer, in addition to complete camera-on-a-chip solutions due to being fabricated in standard CMOS technologies, result in compelling advantages in speed and system throughput. Since there is a practical limit on the minimum pixel size (4∼5 μm) due to limitations in the optics, CMOS technology scaling can allow for an increased number of transistors to be integrated into the pixel to improve both detection and signal processing. Such smart pixels truly show the potential of CMOS technology for imaging applications allowing CMOS imagers to achieve the image quality and global shuttering performance necessary to meet the demands of ultrahigh-speed applications. In this paper, a review of CMOS-based high-speed imager design is presented and the various implementations that target ultrahigh-speed imaging are described. This work also discusses the design, layout and simulation results of an ultrahigh acquisition rate CMOS active-pixel sensor imager that can take 8 frames at a rate of more than a billion frames per second (fps)

    Developing ultrasensitive and CMOS compatible ISFETs in the BEOL of industrial UTBB FDSOI transistors

    Get PDF
    Le marché des capteurs a récemment connu une croissance spectaculaire alimentée par l'application remarquable de capteurs dans l'électronique de consommation, l'industrie de l'automatisation, les appareils portables, le secteur automobile et l'internet des objets de plus en plus adopté. La technologie avancée des complementary metal oxide semiconductor (CMOS), les technologies de nano et de micro-fabrication et les plateformes de synthèse de matériaux innovantes sont également des moteurs du développement incroyable de l'industrie des capteurs. Ces progrès ont permis la réalisation de capteurs dotés de nombreuses caractéristiques telles que la précision accrue, les dimensions miniaturisées, l’intégrabilité, la production de masse, le coût très réduit et le temps de réponse rapide. Les ion-sensitive field-effect transistors (ISFETs) sont des capteurs à l'état solide (bio) chimiques, destinés à la détection des ions H+ (pH), Na+ et K+. Malgré cela, la commercialisation des ISFETs est encore à ses balbutiements, après près de cinq décennies de recherche et développement. Cela est dû principalement à la sensibilité limitée, à la controverse sur l'utilisation de l'électrode de référence pour le fonctionnement des ISFETs et à des problèmes de stabilité. Dans cette thèse, les ISFETs ultrasensibles et compatibles CMOS sont intégrés dans le BEOL des transistors UTBB FDSOI standard. Un circuit diviseur capacitif est utilisé pour polariser la grille d’avant afin d'assurer des performances stables du capteur. En exploitant la fonction d’amplification intrinsèque fournie par les transistors UTBB FDSOI, nous avons présenté des ISFET ultra sensibles. L'amplification découle du fort couplage électrostatique entre la grille avant et la grille arrière du FDSOI et des capacités asymétriques des deux grilles. Un changement de tension au niveau de la grille avant apparaît sur la grille arrière sous la forme d'un décalage amplifié de la tension. L'amplification, représentée par le facteur de couplage (γ), est égale au rapport de la capacité de l'oxyde de grille et de la capacité de le buried oxide (BOX). Par conséquent, en fonctionnalisant la détection du pH sur la grille avant pour les dispositifs FDSOI, la modification du potentiel de surface sur la grille avant est détectée par la grille arrière et amplifiée du facteur de couplage (γ), donnant lieu à un capteur chimique à l'état solide à sensibilité ultra-élevée. L'intégration de la fonctionnalité de détection a été réalisée en back end of line (BEOL), ce qui offre les avantages d'une fiabilité et d'une durée de vie accrues du capteur, d'une compatibilité avec le processus CMOS standard et d'une possibilité d'intégration d'un circuit diviseur capacitif. Le fonctionnement des MOSFETs, sans une polarisation appropriée de la grille avant, les rend vulnérables aux effets de grilles flottantes indésirables. Le circuit diviseur capacitif résout ce problème en polarisant la grille avant tout enmaintenant la fonctionnalité de détection sur la même grille par un couplage capacitif au métal commun du BEOL. Par conséquent, le potentiel au niveau du métal BEOL est une somme pondérée du potentiel de surface au niveau de la grille de détection et de la polarisation appliquée au niveau de la grille de contrôle. Le capteur proposé est modélisé et simulé à l'aide de TCAD-Sentaurus. Un modèle mathématique complet a été développé. Il fournit la réponse du capteur en fonction du pH de la solution (entrée du capteur) et des paramètres de conception du circuit diviseur capacitif et du transistor UTBB FDSOI. Dans ce cas, des résultats cohérents ont été obtenus des travaux de modélisation et de simulation, avec une sensibilité attendue de 780 mV / pH correspondant à un film de détection ayant une réponse de Nernst. La modélisation et la simulation du capteur proposé ont également été validées par une fabrication et une caractérisation du capteur de pH à grille étendue avec validation de son concept. Ces capteurs ont été développés par un traitement séparé du composant de détection de pH, qui est connecté électriquement au transistor uniquement lors de la caractérisation du capteur. Ceci permet une réalisation plus rapide et plus simple du capteur sans avoir besoin de masques et de motifs par lithographie. Les capteurs à grille étendue ont présenté une sensibilité de 475 mV/pH, ce qui est supérieur aux ISFET de faible puissance de l'état de l’art. Enfin, l’intégration de la fonctionnalité de détection directement dans le BEOL des dispositifs FDSOI UTBB a été poursuivie. Une sensibilité expérimentale de 730 mV/pH a été obtenue, ce qui confirme le modèle mathématique et la réponse simulée. Cette valeur est 12 fois supérieure à la limite de Nernst et supérieure aux capteurs de l'état de l’art. Les capteurs sont également évalués pour la stabilité, la résolution, l'hystérésis et la dérive dans lesquels d'excellentes performances sont démontrées. Une nouvelle architecture de détection du pH est également démontrée avec succès, dans laquelle la détection est fonctionnalisée au niveau de la diode de protection de la grille plutôt que de la grille avant des dispositifs UTBB FDSOI. La commutation de courant abrupte, aussi basse que 9 mV/decade, pourrait potentiellement augmenter la sensibilité de polarisation fixée à 6,6 decade/pH. Nous avons démontré expérimentalement une sensibilité de 1,25 decade/pH supérieure à la sensibilité reportée à l’état de l’art.Abstract: The sensor market has recently seen a dramatic growth fueled by the remarkable application of sensors in the consumer electronics, automation industry, wearable devices, the automotive sector, and in the increasingly adopted internet of things (IoT). The advanced complementary metal oxide semiconductor (CMOS) technology, the nano and micro fabrication technologies, and the innovative material synthesis platforms are also driving forces for the incredible development of the sensor industry. These technological advancements have enabled realization of sensors with characteristic features of increased accuracy, miniaturized dimension, integrability, volume production, highly reduced cost, and fast response time. Ion-sensitive field-effect transistors (ISFETs) are solid state (bio)chemical sensors, for pH (H+), Na+, K+ ion detection, that are equipped with the promise of the highly aspired features of CMOS devices. Despite this, the commercialization of ISFETs is still at the stage of infancy after nearly five decades of research and development. This is due mainly to the limited sensitivity, the controversy over the use of the reference electrode for ISFET operation, and because of stability issues. In this thesis, ultrasensitive and CMOS compatible ISFETs are integrated in the back end of line (BEOL) of standard UTBB FDSOI transistors. A capacitive divider circuit is employed for biasing the front gate for stable performance of the sensor. Exploiting the intrinsic amplification feature provided by UTBB FDSOI transistors, we demonstrated ultrahigh sensitive ISFETs. The amplification arises from the strong electrostatic coupling between the front gate and the back gate of the FDSOI, and the asymmetric capacitances of the two gates. A change in voltage at the front gate appears at the back gate as an amplified shift in voltage. The amplification, referred to as the coupling factor (γ), is equal to the ratio of the gate oxide capacitance and the buried oxide (BOX) capacitance. Therefore, functionalizing the pH sensing at the front gate of FDSOI devices, the change in surface potential at the front gate is detected at the back gate amplified by the coupling factor (γ), giving rise to an ultrahigh-sensitive solid state chemical sensor. Integration of the sensing functionality was made in the BEOL which gives the benefits of increased reliability and life time of the sensor, compatibility with the standard CMOS process, and possibility for embedding a capacitive divider circuit. Operation of the MOSFETs without a proper front gate bias makes them vulnerable for undesired floating body effects. The capacitive divider circuit addresses these issues by biasing the front gate simultaneously with the sensing functionality at the same gate through capacitive coupling to a common BEOL metal. Therefore, the potential at the BEOL metal would be a weighted sum of the surface potential at the sensing gate and the applied bias at the control gate. The proposed sensor is modeled and simulated using TCAD-Sentaurus. A complete mathematical model is developed which provides the output of the sensor as a function of the solution pH (input to the sensor), and the design parameters of the capacitive divider circuit and the UTBB FDSOI transistor. In that case, consistent results have been obtained from the modeling and simulation works, with an expected sensitivity of 780 mV/pH corresponding to a sensing film having Nernst response. The modeling and simulation of the proposed sensor was further validated by a proof of concept extended gate pH sensor fabrication and characterization. These sensors were developed by a separated processing of just the pH sensing component, which is electrically connected to the transistor only during characterization of the sensor. This provides faster and simpler realization of the sensor without the need for masks and patterning by lithography. The extended gate sensors showed 475 mV/pH sensitivity which is superior to state of the art low power ISFETs. Finally, integration of the sensing functionality directly in the BEOL of the UTBB FDSOI devices was pursued. An experimental sensitivity of 730 mV/pH is obtained which is consistent with the mathematical model and the simulated response. This is more than 12-times higher than the Nernst limit, and superior to state of the art sensors. Sensors are also evaluated for stability, resolution, hysteresis, and drift in which excellent performances are demonstrated. A novel pH sensing architecture is also successfully demonstrated in which the detection is functionalized at the gate protection diode rather than the front gate of UTBB FDSOI devices. The abrupt current switching, as low as 9 mV/decade, has the potential to increase the fixed bias sensitivity to 6.6 decade/pH. We experimentally demonstrated a sensitivity of 1.25 decade/pH which is superior to the state of the art sensitivity

    High Speed Camera Chip

    Get PDF
    abstract: The market for high speed camera chips, or image sensors, has experienced rapid growth over the past decades owing to its broad application space in security, biomedical equipment, and mobile devices. CMOS (complementary metal-oxide-semiconductor) technology has significantly improved the performance of the high speed camera chip by enabling the monolithic integration of pixel circuits and on-chip analog-to-digital conversion. However, for low light intensity applications, many CMOS image sensors have a sub-optimum dynamic range, particularly in high speed operation. Thus the requirements for a sensor to have a high frame rate and high fill factor is attracting more attention. Another drawback for the high speed camera chip is its high power demands due to its high operating frequency. Therefore, a CMOS image sensor with high frame rate, high fill factor, high voltage range and low power is difficult to realize. This thesis presents the design of pixel circuit, the pixel array and column readout chain for a high speed camera chip. An integrated PN (positive-negative) junction photodiode and an accompanying ten transistor pixel circuit are implemented using a 0.18 µm CMOS technology. Multiple methods are applied to minimize the subthreshold currents, which is critical for low light detection. A layout sharing technique is used to increase the fill factor to 64.63%. Four programmable gain amplifiers (PGAs) and 10-bit pipeline analog-to-digital converters (ADCs) are added to complete on-chip analog to digital conversion. The simulation results of extracted circuit indicate ENOB (effective number of bits) is greater than 8 bits with FoM (figures of merit) =0.789. The minimum detectable voltage level is determined to be 470μV based on noise analysis. The total power consumption of PGA and ADC is 8.2mW for each conversion. The whole camera chip reaches 10508 frames per second (fps) at full resolution with 3.1mm x 3.4mm area.Dissertation/ThesisMasters Thesis Electrical Engineering 201

    Noiseless, kilohertz-frame-rate, imaging detector based on micro-channel plates readout with the Medipix2 CMOS pixel chip

    Get PDF
    A new hybrid imaging detector is described that is being developed for the next generation adaptive optics (AO) wavefront sensors. The detector consists of proximity focused microchannel plates (MCPs) read out by pixelated CMOS application specific integrated circuit (ASIC) chips developed at CERN ("Medipix2"). Each Medipix2 pixel has an amplifier, lower and upper charge discriminators, and a 14-bit chounter. The 256x256 array can be read out noiselessly (photon counting) in 286 us. The Medipix2 is buttable on 3 sides to produce 512x(n*256) pixel devices. The readout can be electronically shuttered down to a terporal window of a few microseconds with an accuracy of 10 ns. Good quantum efficiencies can be achieved from the x-ray (open faced with opaque photocathodes) to the optical (sealed tube with multialkali or GaAs photocathode)

    CMOS VLSI circuits for imaging

    Get PDF
    • …
    corecore