TFI-FTS: An efficient transient fault injection and fault-tolerant system for asynchronous circuits on FPGA platform

Designing VLSI digital circuits is challenging tasks because of testing the circuits concerning design time. The reliability and productivity of digital integrated circuits are primarily affected by the defects in the manufacturing process or systems. If the defects are more in the systems, which leads the fault in the systems. The fault tolerant systems are necessary to overcome the faults in the VLSI digital circuits. In this research article, an asynchronous circuits based an effective transient fault injection (TFI) and fault tolerant system (FTS) are modelled. The TFI system generates the faults based on BMA based LFSR with faulty logic insertion and one hot encoded register. The BMA based LFSR reduces the hardware complexity with less power consumption on-chip than standard LFSR method. The FTS uses triple mode redundancy (TMR) based majority voter logic (MVL) to tolerant the faults for asynchronous circuits. The benchmarked 74X-series circuits are considered as an asynchronous circuit for TMR logic. The TFI-FTS module is modeled using Verilog-HDL on Xilinx-ISE and synthesized on hardware platform. The Performance parameters are tabulated for TFI-FTS based asynchronous circuits. The performance of TFI-FTS Module is analyzed with 100% fault coverage. The fault coverage is validated using functional simulation of each asynchronous circuit with fault injection in TFI-FTS Module

Investigations into the feasibility of an on-line test methodology

This thesis aims to understand how information coding and the protocol that it supports can affect the characteristics of electronic circuits. More specifically, it investigates an on-line test methodology called IFIS (If it Fails It Stops) and its impact on the design, implementation and subsequent characteristics of circuits intended for application specific lC (ASIC) technology. The first study investigates the influences of information coding and protocol on the characteristics of IFIS systems. The second study investigates methods of circuit design applicable to IFIS cells and identifies the· technique possessing the characteristics most suitable for on-line testing. The third study investigates the characteristics of a 'real-life' commercial UART re-engineered using the techniques resulting from the previous two studies. The final study investigates the effects of the halting properties endowed by the protocol on failure diagnosis within IFIS systems. The outcome of this work is an identification and characterisation of the factors that influence behaviour, implementation costs and the ability to test and diagnose IFIS designs

Метод определения функциональной зависимости рабочих выходов логических комбинационных схем от проявления монотонных ошибок

Structural dependences of the working outputs of logical combinational circuits were studied with the aim of subsequent identification of the type of possible errors. The types of manifested errors and the classification of the working outputs of logical combinational circuits are given. It is shown that the presence of an internal structural connection of discrete devices leads to an increase in the multiplicity of possible errors. The condition for determining the functional dependence of outputs on the manifestation of errors of the studied multiplicity is given. It is noted that out of the many types of errors, unidirectional errors can appear at the outputs of the circuits. A well-known method for determining unidirectionally dependent operating outputs of discrete device circuits is presented, which has a drawback. It is only necessary to pairwise compare each output with the rest of the whole set. For the convenience of the process of searching for such outputs, the author of the article proposed a new method for identifying unidirectionally dependent working outputs. This method differs from known methods in that it is applicable for any number of outputs, which requires much less time to search for the above outputs. It is shown that logical combinational circuits can have functional features, in which only unidirectional errors can appear at the working outputs. Therefore, a new method for identifying any number of unidirectionally independent operating outputs of combinational circuits has been proposed. It is shown that the methods proposed in the article for finding unidirectionally dependent and unidirectionally independent outputs of logical combinational circuits require simple mathematical calculations. In the Multisim, internal faults of the diagnosable circuits are simulated and all possible errors at the working outputs are fixed. According to the results of the experiments, the validity of the theoretical results obtained was also confirmed.В работе исследованы структурные зависимости рабочих выходов логических комбинационных схем с целью последующей идентификации вида возможных ошибок. Приведены виды возникающих ошибок и классификация рабочих выходов логических комбинационных схем. Показано, что наличие внутренней структурной связи дискретных устройств приводит к увеличению кратности возможных ошибок. Приводится условие определения функциональной зависимости выходов от проявления ошибок исследуемой кратности. Отмечено, что из множества видов ошибок, на выходах схем могут проявляться однонаправленные (монотонные) ошибки. Приведен известный метод определения монотонно зависимых рабочих выходов дискретных устройств и указан его недостаток, заключающийся в необходимости только попарного сравнения каждого выхода с остальными из целого множества. Для удобства процесса поиска подобных выходов автором статьи предложен новый метод идентификации монотонно зависимых рабочих выходов, отличающийся от известных методов тем, что данный метод применим для любого числа выходов, что требует значительно меньшего времени для поиска вышеприведенных выходов. Показано, что логические комбинационные схемы могут обладать функциональными особенностями, при которых на рабочих выходах могут проявляться только монотонные ошибки. Следовательно, предложен новый метод идентификации любого числа монотонно независимых рабочих выходов комбинационных схем. Показано, что предлагаемые в статье методы поиска монотонно зависимых и монотонно независимых выходов логических комбинационных схем требуют выполнения несложных математических вычислений. В программной среде Multisim смоделированы внутренние неисправности диагностируемых схем и зафиксированы все возможные ошибки на рабочих выходах. По результатам экспериментов также подтверждена справедливость полученных теоретических результатов

Метод определения функциональной зависимости рабочих выходов логических комбинационных схем от проявления монотонных ошибок

В работе исследованы структурные зависимости рабочих выходов логических комбинационных схем с целью последующей идентификации вида возможных ошибок. Приведены виды возникающих ошибок и классификация рабочих выходов логических комбинационных схем. Показано, что наличие внутренней структурной связи дискретных устройств приводит к увеличению кратности возможных ошибок. Приводится условие определения функциональной зависимости выходов от проявления ошибок исследуемой кратности. Отмечено, что из множества видов ошибок, на выходах схем могут проявляться однонаправленные (монотонные) ошибки. Приведен известный метод определения монотонно зависимых рабочих выходов дискретных устройств и указан его недостаток, заключающийся в необходимости только попарного сравнения каждого выхода с остальными из целого множества. Для удобства процесса поиска подобных выходов автором статьи предложен новый метод идентификации монотонно зависимых рабочих выходов, отличающийся от известных методов тем, что данный метод применим для любого числа выходов, что требует значительно меньшего времени для поиска вышеприведенных выходов. Показано, что логические комбинационные схемы могут обладать функциональными особенностями, при которых на рабочих выходах могут проявляться только монотонные ошибки. Следовательно, предложен новый метод идентификации любого числа монотонно независимых рабочих выходов комбинационных схем. Показано, что предлагаемые в статье методы поиска монотонно зависимых и монотонно независимых выходов логических комбинационных схем требуют выполнения несложных математических вычислений. В программной среде Multisim смоделированы внутренние неисправности диагностируемых схем и зафиксированы все возможные ошибки на рабочих выходах. По результатам экспериментов также подтверждена справедливость полученных теоретических результатов

К вопросу синтеза генераторов модифицированных кодов с суммированием взвешенных информационных разрядов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел

Излагаются результаты, полученные автором в области синтеза генераторов контрольных векторов модифицированных кодов Бергера. Данные коды принадлежат к классу модифицированных модульно взвешенных кодов с суммированием. Приводятся общие структуры генераторов таких кодов, а также алгоритм построения генератора, позволяющий оптимизировать его структуру, сократив количество используемых функциональных элементов. Выводится формула подсчета общего количества двухвходовых логических элементов, необходимых для технической реализации генератора. Предложенный алгоритм синтеза генераторов является универсальным и может быть использован для построения генераторов любых модифицированных модульно взвешенных кодов с суммированием

A Survey on the Best Choice for Modulus of Residue Code

Nowadays, the development of technology and the growing need for dense and complex chips have led chip industries to increase their attention on the circuit testability. Also, using the electronic chips in certain industries, such as the space industry, makes the design of fault tolerant circuits a challenging issue. Coding is one of the most suitable methods for error detection and correction. The residue code, as one of the best choices for error detection aims, is wildly used in large arithmetic circuits such as multiplier and also finds a wide range of applications in processors and digital filters. The modulus value in this technique directly effect on the area overhead parameter. A large area overhead is one of the most important disadvantages especially for testing the small circuits. The purpose of this paper is to study and investigate the best choice for residue code check base that is used for simple and small circuits such as a simple ripple carry adder. The performances are evaluated by applying stuck-at-faults and transition-faults by simulators. The efficiency is defined based on fault coverage and normalized area overhead. The results show that the modulus 3 with 95% efficiency provided the best result. Residue code with this modulus for checking a ripple carry adder, in comparison with duplex circuit, 30% improves the efficiency

Синтез самопроверяемых схем встроенного контроля на основе метода логического дополнения до равновесного кода «2 из 4»

The article explores the peculiarities of self-checking integrated control circuits synthesis by the Boolean complement method based on the "2-out-of-4'' constant-weight code. The article describes the features of integrated control circuits implementation by the Boolean complement method. It is noted that it is possible to synthesize the structures of discrete devices, which have less structural redundancy than in situation of the control circuit implementation by the method of duplication. The effect in structural redundancy reducing is achieved by minimizing the complexity of the control logic block technical implementation and using checkers that are simpler in their structures than the comparator in the system of duplication. The article proposes a method of the integrated control circuit organization based on determining the values of control functions taking into account the maintenance of testability of elements of addition by modulo two in the Boolean complement block and the checker of the "2-out-of-4" code.Исследуются особенности синтеза самопроверяемых схем встроенного контроля по методу логического дополнения на основе равновесного кода «2 из 4». Описываются особенности реализации схем встроенного контроля по методу логического дополнения. Отмечается возможность синтеза структур дискретных устройств, имеющих меньшую структурную избыточность, чем при реализации схемы контроля по методу дублирования. Эффект в снижении структурной избыточности достигается за счет минимизации сложности технической реализации блока контрольной логики и использования более простых по своим структурам тестеров, чем компаратор в системе дублирования. Предлагается способ организации схемы встроенного контроля, основанный на доопределении значений контрольных функций с учетом обеспечения тестируемости элементов сложения по модулю два в блоке логического дополнения и тестера кода «2 из 4»