3 research outputs found
Electrochemical impedance spectroscopy beyond linearity and stationarity - a critical review
Electrochemical impedance spectroscopy (EIS) is a widely used experimental
technique for characterising materials and electrode reactions by observing
their frequency-dependent impedance. Classical EIS measurements require the
electrochemical process to behave as a linear time-invariant system. However,
electrochemical processes do not naturally satisfy this assumption: the
relation between voltage and current is inherently nonlinear and evolves over
time. Examples include the corrosion of metal substrates and the cycling of
Li-ion batteries. As such, classical EIS only offers models linearised at
specific operating points. During the last decade, solutions were developed for
estimating nonlinear and time-varying impedances, contributing to more general
models. In this paper, we review the concept of impedance beyond linearity and
stationarity, and detail different methods to estimate this from measured
current and voltage data, with emphasis on frequency domain approaches using
multisine excitation. In addition to a mathematical discussion, we measure and
provide examples demonstrating impedance estimation for a Li-ion battery,
beyond linearity and stationarity, both while resting and while charging
Abstracts on Radio Direction Finding (1899 - 1995)
The files on this record represent the various databases that originally composed the CD-ROM issue of "Abstracts on Radio Direction Finding" database, which is now part of the Dudley Knox Library's Abstracts and Selected Full Text Documents on Radio Direction Finding (1899 - 1995) Collection. (See Calhoun record https://calhoun.nps.edu/handle/10945/57364 for further information on this collection and the bibliography).
Due to issues of technological obsolescence preventing current and future audiences from accessing the bibliography, DKL exported and converted into the three files on this record the various databases contained in the CD-ROM.
The contents of these files are:
1) RDFA_CompleteBibliography_xls.zip [RDFA_CompleteBibliography.xls: Metadata for the complete bibliography, in Excel 97-2003 Workbook format; RDFA_Glossary.xls: Glossary of terms, in Excel 97-2003 Workbookformat; RDFA_Biographies.xls: Biographies of leading figures, in Excel 97-2003 Workbook format];
2) RDFA_CompleteBibliography_csv.zip [RDFA_CompleteBibliography.TXT: Metadata for the complete bibliography, in CSV format; RDFA_Glossary.TXT: Glossary of terms, in CSV format; RDFA_Biographies.TXT: Biographies of leading figures, in CSV format];
3) RDFA_CompleteBibliography.pdf: A human readable display of the bibliographic data, as a means of double-checking any possible deviations due to conversion
Oversampled analog-to-digital converter architectures based on pulse frequency modulation
Menci贸n Internacional en el t铆tulo de doctorThe purpose of this research work is providing new insights in the development
of voltage-controlled oscillator based analog-to-digital converters (VCO-based
ADCs). Time-encoding based ADCs have become of great interest to the designer
community due to the possibility of implementing mostly digital circuits,
which are well suited for current deep-submicron CMOS processes. Within this
topic, VCO-based ADCs are one of the most promising candidates.
VCO-based ADCs have typically been analyzed considering the output phase
of the oscillator as a state variable, similar to the state variables considered in __
modulation loops. Although this assumption might take us to functional designs
(as verified by literature), it does not take into account neither the oscillation
parameters of the VCO nor the deterministic nature of quantization noise. To
overcome this issue, we propose an interpretation of these type of systems based
on the pulse frequency modulation (PFM) theory. This permits us to analytically
calculate the quantization noise, in terms of the working parameters of the system.
We also propose a linear model that applies to VCO-based systems. Thanks to
it, we can determine the different error processes involved in the digitization of
the input data, and the performance limitations which these processes direct to.
A generic model for any order open-loop VCO-based ADCs is made based on the
PFM theory. However, we will see that only the first-order case and a second order
approximation can be implemented in practice. The PFM theory also
allows us to propose novel approaches to both single-stage and multistage VCObased
architectures. We describe open-loop architectures such as VCO-based
architectures with digital precoding, PFM-based architectures that can be used
as efficient ADCs or MASH architectures with optimal noise-transfer-function
(NTF) zeros. We also make a first approach to the proposal and analysis of closed loop
architectures. At the same time, we deal with one of the main limitations of
VCOs (especially those built with ring oscillators), which is the non-linear voltage to-
frequency relation. In this document, we describe two techniques mitigate this
phenomenon.
Firstly, we propose to use a pulse width modulator in front of the VCO. This
way, there are only two possible oscillation states. Consequently, the oscillator
works linearly. To validate the proposed technique, an experimental prototype
was implemented in a 40-nm CMOS process. The chip showed noise problems
that degraded the expected resolution, but allowed us to verify that the potential
performance was close to the expected one. A potential signal-to-noise-distortion
ratio (SNDR) equal to 56 dB was achieved in 20 MHz bandwidth, consuming
2.15 mW with an occupied area equal to 0.03 mm2. In comparison to other equivalent systems, the proposed architecture is simpler, while keeping similar
power consumption and linearity properties.
Secondly, we used a pulse frequency modulator to implement a second ADC.
The proposed architecture is intrinsically linear and uses a digital delay line to
increase the resolution of the converter. One experimental prototype was implemented
in a 40-nm CMOS process using one of these architectures. Proper results
were measured from this prototype. These results allowed us to verify that the
PFM-based architecture could be used as an efficient ADC. The measured peak
SNDR was equal to 53 dB in 20 MHz bandwidth, consuming 3.5 mW with an
occupied area equal to 0.08 mm2. The architecture shows a great linearity, and
in comparison to related work, it consumes less power and occupies similar area.
In general, the theoretical analyses and the architectures proposed in the
document are not restricted to any application. Nevertheless, in the case of the
experimental chips, the specifications required for these converters were linked to
communication applications (e.g. VDSL, VDSL2, or even G.fast), which means
medium resolution (9-10 bits), high bandwidth (20 MHz), low power and low
area.El prop贸sito del trabajo presentado en este documento es aportar una nueva perspectiva
para el dise帽o de convertidores anal贸gico-digitales basados en osciladores
controlados por tensi贸n. Los convertidores anal贸gico-digitales con codificaci贸n
temporal han llamado la atenci贸n durante los 煤ltimos a帽os de la comunidad de
dise帽adores debido a la posibilidad de implementarlos en su gran mayor铆a con
circuitos digitales, los cuales son muy apropiados para los procesos de dise帽o
manom茅tricos. En este 谩mbito, los convertidores anal贸gico-digitales basados en
osciladores controlados por tensi贸n son uno de los candidatos m谩s prometedores.
Los convertidores anal贸gico-digitales basados en osciladores controlados por
tensi贸n han sido t铆picamente analizados considerando que la fase del oscilador
es una variable de estado similar a las que se observan en los moduladores __.
Aunque esta consideraci贸n puede llevarnos a dise帽os funcionales (como se puede
apreciar en muchos art铆culos de la literatura), en ella no se tiene en cuenta ni
los par谩metros de oscilaci贸n ni la naturaleza determin铆stica del ruido de cuantificaci贸n. Para solventar esta cuesti贸n, en este documento se propone una interpretaci贸n alternativa de este tipo de sistemas haciendo uso de la teor铆a de
la modulaci贸n por frecuencia de pulsos. Esto nos permite calcular de forma
anal铆tica las ecuaciones que modelan el ruido de cuantificaci贸n en funci贸n de los
par谩metros de oscilaci贸n. Se propone tambi茅n un modelo lineal para el an谩lisis de
convertidores anal贸gico-digitales basados en osciladores controlados por tensi贸n.
Este modelo permite determinar las diferentes fuentes de error que se producen
durante el proceso de digitalizaci贸n de los datos de entrada y las limitaciones
que suponen. Un modelo gen茅rico de convertidor de cualquier orden se propone
con la ayuda de este modelo. Sin embargo, solo los casos de primer orden y una
aproximaci贸n al caso de segundo orden se pueden implementar en la pr谩ctica.
La teor铆a de la modulaci贸n por frecuencia de pulsos tambi茅n permite nuevas perspectivas
para la propuesta y el an谩lisis tanto de arquitecturas de una sola etapa
como de arquitecturas de varias etapas construidas con osciladores controlados
por tensi贸n. Se proponen y se describen arquitecturas en lazo abierto como son
las basadas en osciladores controlador por tensi贸n con moduladores digitales en
la etapa de entrada, moduladores por frecuencia de pulsos que se utilizan como
convertidores anal贸gico-digitales eficientes o arquitecturas en cascada en las que
se optimizan la distribuci贸n de los ceros en la funci贸n de transferencia del ruido.
Tambi茅n se realiza una aproximaci贸n a la propuesta y el an谩lisis de arquitecturas
en lazo cerrado. Al mismo tiempo, se aborda una de las problem谩ticas m谩s importantes
de los osciladores controlados por tensi贸n (especialmente en aquellos
implementados mediante osciladores en anillo): la relaci贸n tensi贸n-freculineal que presentan este tipo de circuitos. En el documento, se describen dos
t茅cnicas cuyo objetivo es mitigar esta limitaci贸n.
La primera t茅cnica de correcci贸n se basa en el uso de un modulador por
ancho de pulsos antes del oscilador controlado por tensi贸n. De esta forma, solo
existen dos estados de oscilaci贸n en el oscilador, se trabaja de forma lineal y
no se genera distorsi贸n en los datos de salida. La t茅cnica se propone de forma
te贸rica haciendo uso de la teor铆a desarrollada previamente. Para llevar a cabo
la validaci贸n de la propuesta te贸rica se fabric贸 un prototipo experimental en un
proceso CMOS de 40-nm. El chip mostr贸 problemas de ruido que limitaban la
resoluci贸n, sin embargo, nos permiti贸 velicar que la resoluci贸n ideal que se podr谩
haber obtenido estaba muy cercana a la resoluci贸n esperada. Se obtuvo una
potencial relaci贸n se帽al-(ruido-distorsi贸n) igual a 56 dB en 20 MHz de ancho de
banda, un consumo de 2.15 mW y un 谩rea igual a 0.03 mm2. En comparaci贸n con
sistemas equivalentes, la arquitectura propuesta es m谩s simple al mismo tiempo
que se mantiene el consumo as铆 como la linealidad.
A continuaci贸n, se propone la implementaci贸n de un convertidor anal贸gico digital
mediante un modulador por frecuencia de pulsos. La arquitectura propuesta
es intr铆nsecamente lineal y hace uso de una l铆nea de retraso digital con
el fin de mejorar la resoluci贸n del convertidor. Como parte del trabajo experimental,
se fabric贸 otro chip en tecnolog铆a CMOS de 40 nm con dicha arquitectura,
de la que se obtuvieron resultados notables. Estos resultados permitieron
verificar que la arquitectura propuesta, en efecto, podr谩 emplearse como convertidor
anal贸gico-digital eficiente. La arquitectura consigue una relaci贸n real
se帽al-(ruido-distorsi贸n) igual a 53 dB en 20 MHz de ancho de banda, un consumo
de 3.5 mW y un 谩rea igual a 0.08 mm2. Se obtiene una gran linealidad y, en
comparaci贸n con arquitecturas equivalentes, el consumo es menor mientras que
el 谩rea ocupada se mantiene similar.
En general, las aportaciones propuestas en este documento se pueden aplicar a
cualquier tipo de aplicaci贸n, independientemente de los requisitos de resoluci贸n,
ancho de banda, consumo u 谩rea. Sin embargo, en el caso de los prototipos
fabricados, las especificaciones se relacionan con el 谩mbito de las comunicaciones
(VDSL, VDSL2, o incluso G.fast), en donde se requiere una resoluci贸n media
(9-10 bits), alto ancho de banda (20 MHz), manteniendo bajo consumo y baja
谩rea ocupada.Programa Oficial de Doctorado en Ingenier铆a El茅ctrica, Electr贸nica y Autom谩ticaPresidente: Michael Peter Kennedy.- Secretario: Antonio Jes煤s L贸pez Mart铆n.- Vocal: J枚rg Hauptman