2 research outputs found
A Study on Low-Power Voltage Reference Circuits
Doctor๋ณธ ํ์ ๋
ผ๋ฌธ์ ์ ์ ๋ ฅ์ ํ๊ฒ์ผ๋ก ํ๋ ๋ ์ข
๋ฅ์ ๊ธฐ์ค ์ ์ ์์ฑ ํ๋ก์ ๋ํ ๊ฒ์ด๋ค.
์ฒซ ๋ฒ์งธ ๊ธฐ์ค ํ๋ก๋ ํ ํ๋ก์์ ๋์์ ๊ธฐ์ค ์ ์๊ณผ ๊ธฐ์ค ์ ๋ฅ๋ฅผ ์์ฑํ๋ฉฐ 10nW ๋ฏธ๋ง์ ํ์๋ฅผ ์๋ชจํ๋ ๋ฐด๋๊ฐญ ๊ธฐ์ค ์ ์ ํ๋ก์ด๋ค. ํ๋ก๋ 0.18-ฮผm CMOS ๊ณต์ ์ ์ฌ์ฉํ์ฌ ์ ์๋์์ผ๋ฉฐ, ์ธก์ ๊ฒฐ๊ณผ 9.3nW์ ์ ๋ ฅ์ ์๋ชจํ์ฌ 1.238V์ ๊ธฐ์ค์ ์๊ณผ 6.64nA์ ๊ธฐ์ค์ ๋ฅ๋ฅผ ์์ฑํ์๋ค. ๊ธฐ์ค ์ ์์ ๊ฒฝ์ฐ ๊ณต์ /์ ์/์จ๋ ์์กด์ฑ์ด ๊ฐ๊ฐ 0.21%, 0.08%/V, 26ppm/ยฐC, ๊ธฐ์ค ์ ๋ฅ์ ๊ฒฝ์ฐ ๊ณต์ /์ ์/์จ๋ ์์กด์ฑ์ด ๊ฐ๊ฐ 4.07%, 1.16%/V, 283ppm/ยฐC์ผ๋ก ๋ชจ๋ ์กฐ๊ฑด์์ ์์ ์ ์ธ ์ถ๋ ฅ์ ๊ณต๊ธํ์๋ค.
๋ ๋ฒ์งธ ๊ธฐ์ค ํ๋ก๋ ํธ๋์ง์คํฐ์ ์กด์ฌํ ์ ๋ฐ์ ์๋, ์์์ ํฌ๊ธฐ๊ฐ ์ด๋ํ๋ ํจ๊ณผ๋ฅผ ์ด์ฉํ์ฌ ์ต์ด๋ก ๊ณต์ ์์กด์ฑ์ ๋ณด์ํ๋ ๋ฐฉ๋ฒ์ ์ ์ํ ํ์ด๋ธ๋ฆฌ๋ ๊ธฐ์ค ์ ์ ํ๋ก์ด๋ค. ์ด ํ๋ก์ ๊ฒฝ์ฐ, ์ ์ํ ๋ฐฉ๋ฒ์ ์ ์ฉํ์ฌ ๊ณต์ ์์กด์ฑ์ ์ค์๊ณผ ๋์์ 1nW ๋ฏธ๋ง์ ํ์๋ฅผ ์๋ชจํ๋๋ก ์ค๊ณ ํ์๋ค. ์์ ๊ฒฝ์ฐ์ ๋ง์ฐฌ๊ฐ์ง๋ก ์ด ํ๋ก ์ญ์ 0.18-ฮผm CMOS ๊ณต์ ์ ์ฌ์ฉํ์ฌ ์ ์๋์์ผ๋ฉฐ, ์ธก์ ๊ฒฐ๊ณผ 192pW์ ์ ๋ ฅ์ ์๋ชจํ์ฌ 0.6926V์ ๊ธฐ์ค์ ์์ ์์ฑํ์๋ค. ์ด๋ ๋ฐด๋๊ฐญ ์ ์๊ณผ ํด๋น ๊ณต์ ์ ๋ฌธํฑ ์ ์์ ์ฐจ์ด์ ๊ฑฐ์ ์ผ์นํ๋ ๊ฐ์ผ๋ก, ๊ณต์ ์ด ์ ํด์ง๋ฉด ํญ์ ์ด๋ฌํ ๊ฐ์ผ๋ก ์ถ๋ ฅ๋๊ธฐ ๋๋ฌธ์ ์์ธก์ด ๊ฐ๋ฅํ ์ฅ์ ์ด ์๋ค. ์ถ๋ ฅ๋ ๊ธฐ์ค ์ ์์ ๊ณต์ /์ ์/์จ๋ ์์กด์ฑ์ด ๊ฐ๊ฐ 0.53%, 0.02%/V, 33ppm/ยฐC๋ก ์์ ์ ์ธ ์ถ๋ ฅ์ ๊ณต๊ธํ์์ผ๋ฉฐ, ์ด ๋ ๊ณต์ ์์กด์ฑ์ ์ธ ๊ฐ์ง ๋ค๋ฅธ ์จ์ดํผ์ ์ ์ํ์ฌ ์ธก์ ํ์๋ค.This thesis describes two low-power voltage reference circuits.
Firstly, a sub-10nW bandgap-reference (BGR) circuit that implements both voltage and current references in one circuit is proposed. The BGR circuit is implemented with a 0.18-ฮผm CMOS technology and generates voltage and a current references of 1.238V and 6.64nA while consuming 9.3nW. The voltage and current references show standard deviations of 0.43% and 1.19% with temperature coefficients of 26ppm/ยฐC and 283ppm/ยฐC, respectively.
Secondly, a hybrid circuit scheme that generates a reference voltage associated with both the bandgap (VBG) and the threshold voltage (Vth) is proposed. The circuit generates a nominal value of (VBG โ Vth) with process dependence compensated by a dimension-induced side-effect. The proposed circuit, fabricated in a 0.18-ฮผm CMOS technology, generates a reference voltage of 0.6926V and consumes 192pW from a supply voltage of 1V. Measurements show a standard deviation of 0.53% over process corners with an average temperature coefficient of 33ppm/ยฐC