385 research outputs found

    Performance y uso de recursos de contadores basados en Linear FeedBack Shift-Registers (LFSRs)

    Get PDF
    Los contadores conforman un caso muy habitual de máquina secuencial sincrónica, siendo usados en tareas de barrido de memoria, conteo de eventos, generación de retardos, división de frecuencias, etc. En ciertos casos no es condición indispensable que la secuencia de conteo sea natural (0,1,2..), sino sólo que dicha secuencia sea predecible, y en este caso ciertas alternativas (códigos Gray, contadores Johnson, generadores de secuencias pseudo-aleatorios) pueden resultar ventajosas. Este artículo analiza la realización de contadores pseudo-aleatorios usando Linear-Feedback Shift Registers, describe su implementación física usando dispositivos MAX de ALTERA, y compara la performance y uso de recursos resultante en comparación a soluciones basadas en contadores binarios.Digital design II: Programmable devices

    Software de base, métricas y aplicaciones en arquitecturas multiprocesador orientadas a cómputo de altas prestaciones

    Get PDF
    Caracterizar las arquitecturas multiprocesador distribuidas enfocadas especialmente a cluster y cloud computing, con énfasis en las que utilizan procesadores de múltiples núcleos (multicores y GPUs), con el objetivo de modelizarlas, estudiar su escalabilidad, analizar y predecir performance de aplicaciones paralelas, estudiar el consumo energético y su impacto en la perfomance así como desarrollar esquemas para detección y tolerancia a fallas en las mismas.\nProfundizar el estudio de arquitecturas basadas en GPUs y su comparación con clusters de multicores, así como el empleo combinado de GPUs y multicores en computadoras de alta perfomance. En particular estudiar perfomance en Clusters “híbridos”.\nAnalizar y desarrollar software de base para clusters de multicores y GPUs, tratando de optimizar el rendimiento.\nInvestigar arquitecturas multicore asimétricas, sus aplicaciones y el software de base de las mismas apuntando a optimizar el rendimiento de aplicaciones de propósito general.\nA partir del año 2013 se han incorporado nuevas líneas de interés:\n- Cloud computing, incluyendo aplicaciones de HPC sobre cloud.\n- El desarrollo de aplicaciones que integran Big Data y procesamiento sobre Cloud.\n- La utilización de los registros de hardware de los procesadores para la toma de diferentes decisiones en tiempo de ejecución.\n- El desarrollo de herramientas para la transformación de código heredado, buscando su optimización sobre arquitecturas paralelas.\nEs de hacer notar que este proyecto se coordina con otros proyectos en curso en el III-LIDI, relacionados con Algoritmos Paralelos, Sistemas Distribuidos y Sistemas de Tiempo Real.Eje: Procesamiento Distribuído y Paralel

    Software de base, métricas y aplicaciones en arquitecturas multiprocesador orientadas a cómputo de altas prestaciones

    Get PDF
    Caracterizar las arquitecturas multiprocesador distribuidas enfocadas especialmente a cluster y cloud computing, con énfasis en las que utilizan procesadores de múltiples núcleos (multicores y GPUs), con el objetivo de modelizarlas, estudiar su escalabilidad, analizar y predecir performance de aplicaciones paralelas, estudiar el consumo energético y su impacto en la perfomance así como desarrollar esquemas para detección y tolerancia a fallas en las mismas.\nProfundizar el estudio de arquitecturas basadas en GPUs y su comparación con clusters de multicores, así como el empleo combinado de GPUs y multicores en computadoras de alta perfomance. En particular estudiar perfomance en Clusters “híbridos”.\nAnalizar y desarrollar software de base para clusters de multicores y GPUs, tratando de optimizar el rendimiento.\nInvestigar arquitecturas multicore asimétricas, sus aplicaciones y el software de base de las mismas apuntando a optimizar el rendimiento de aplicaciones de propósito general.\nA partir del año 2013 se han incorporado nuevas líneas de interés:\n- Cloud computing, incluyendo aplicaciones de HPC sobre cloud.\n- El desarrollo de aplicaciones que integran Big Data y procesamiento sobre Cloud.\n- La utilización de los registros de hardware de los procesadores para la toma de diferentes decisiones en tiempo de ejecución.\n- El desarrollo de herramientas para la transformación de código heredado, buscando su optimización sobre arquitecturas paralelas.\nEs de hacer notar que este proyecto se coordina con otros proyectos en curso en el III-LIDI, relacionados con Algoritmos Paralelos, Sistemas Distribuidos y Sistemas de Tiempo Real.Eje: Procesamiento Distribuído y Paralel

    Arquitectura y Algoritmos Paralelos en HPC: Tendencias Actuales

    Get PDF
    El eje de esta línea de I/D lo constituye el estudio de tendencias actuales en las áreas de arquitecturas y algoritmos paralelos. Incluye como temas centrales: - Arquitecturas Many-core (GPU, procesadores MIC), Arquitecturas híbridas (diferentes combinaciones de multicores y GPUs) y Arquitecturas heterogéneas. - HPC en Cloud Computing, especialmente para aplicaciones de Big Data. - Lenguajes y Estructuras de Datos para nuevas arquitecturas de cómputo paralelo. - Desarrollo y evaluación de algoritmos paralelos sobre nuevas arquitecturas y su evaluación de rendimiento energético y computacional. - Empleo de contadores de hardware, en particular en toma de decisiones en tiempo de ejecución

    Implementación hardware de un controlador de memoria cache de reconfiguraciones en VHDL

    Get PDF
    Este proyecto presenta una implementación hardware de un controlador que gestiona de manera eficiente las reconfiguraciones que se realizan en tiempo de ejecución en un sistema que aplica cacheo de reconfiguraciones. Esta técnica consiste en utilizar una memoria on-chip que sirve de cache entre la memoria de configuración del dispositivo reconfigurable y la memoria principal, donde se guardarán todas y cada una de las reconfiguraciones que se quieran cargar en el dispositivo. La eficiencia de la técnica se puede mejorar particionando las configuraciones en bloques, y mapeando las configuraciones en diferentes memorias cache, en vez de en una sola. De este modo, dada una asignación de reconfiguraciones de tareas en diferentes memorias on-chip, el controlador hardware presentado gestiona la reconfiguración de las tareas de manera adecuada y eficiente. Los resultados experimentales que se presentan muestran que nuestro controlador realiza las operaciones necesarias en unos pocos cientos ciclos de reloj, mientras que su coste de implementación en términos de recursos hardware es muy asequible

    Tendencias en Arquitecturas y Algoritmos Paralelos para HPC

    Get PDF
    El eje de esta línea de I/D lo constituye el estudio de tendencias actuales en las áreas de arquitecturas y algoritmos paralelos. Incluye como temas centrales:\n Arquitecturas Many-core (GPU, procesadores MIC), Arquitecturas híbridas (diferentes combinaciones de multicores y GPUs) y Arquitecturas heterogéneas.\n Lenguajes y Estructuras de Datos para nuevas arquitecturas de cómputo paralelo.\n Desarrollo y evaluación de algoritmos paralelos sobre nuevas arquitecturas y su evaluación de rendimiento.\n Estudio de las arquitecturas tipo Cloud y el desarrollo de software de base y aplicaciones eficientes en Cloud Computing, en particular en el área de cómputo paralelo de altas prestaciones (HPC).\n Aspectos del consumo energético, en particular en relación con clases de instrucciones y algoritmos paralelos.\n Empleo de contadores de hardware, en particular en toma de decisiones en tiempo de ejecución.\nLas temáticas mencionadas se observan como aristas promisorias en el futuro del cómputo paralelo de altas prestaciones.Eje: Procesamiento Distribuido y Paralel

    Tendencias en Arquitecturas y Algoritmos Paralelos para HPC

    Get PDF
    El eje de esta línea de I/D lo constituye el estudio de tendencias actuales en las áreas de arquitecturas y algoritmos paralelos. Incluye como temas centrales:\n Arquitecturas Many-core (GPU, procesadores MIC), Arquitecturas híbridas (diferentes combinaciones de multicores y GPUs) y Arquitecturas heterogéneas.\n Lenguajes y Estructuras de Datos para nuevas arquitecturas de cómputo paralelo.\n Desarrollo y evaluación de algoritmos paralelos sobre nuevas arquitecturas y su evaluación de rendimiento.\n Estudio de las arquitecturas tipo Cloud y el desarrollo de software de base y aplicaciones eficientes en Cloud Computing, en particular en el área de cómputo paralelo de altas prestaciones (HPC).\n Aspectos del consumo energético, en particular en relación con clases de instrucciones y algoritmos paralelos.\n Empleo de contadores de hardware, en particular en toma de decisiones en tiempo de ejecución.\nLas temáticas mencionadas se observan como aristas promisorias en el futuro del cómputo paralelo de altas prestaciones.Eje: Procesamiento Distribuido y Paralel

    Análisis de rendimiento de aplicaciones en sistemas multicore

    Get PDF
    El rápido crecimiento del los sistemas multicore y los diversos enfoques que estos han tomado, permiten que procesos complejos que antes solo eran posibles de ejecutar en supercomputadores, hoy puedan ser ejecutados en soluciones de bajo coste también denominadas "hardware de comodidad". Dichas soluciones pueden ser implementadas usando los procesadores de mayor demanda en el mercado de consumo masivo (Intel y AMD). Al escalar dichas soluciones a requerimientos de cálculo científico se hace indispensable contar con métodos para medir el rendimiento que los mismos ofrecen y la manera como los mismos se comportan ante diferentes cargas de trabajo. Debido a la gran cantidad de tipos de cargas existentes en el mercado, e incluso dentro de la computación científica, se hace necesario establecer medidas "típicas" que puedan servir como soporte en los procesos de evaluación y adquisición de soluciones, teniendo un alto grado de certeza de funcionamiento. En la presente investigación se propone un enfoque práctico para dicha evaluación y se presentan los resultados de las pruebas ejecutadas sobre equipos de arquitecturas multicore AMD e Intel.El ràpid creixement dels sistemes multicore i els diversos enfocaments que aquests han pres, permeten que processos complexos que abans només eren possibles d'executar en supercomputadors, avui puguin ser executats en solucions de baix cost també denominades "maquinari de comoditat". Aquestes solucions poden implementar-se mitjançant els processadors de major demanda al mercat de consum massiu (Intel i AMD). En escalar aquestes solucions a requeriments de càlcul científic es fa indispensable comptar amb mètodes per a mesurar el rendiment que aquests ofereixen i la manera com es comporten davant diferents càrregues de treball. A causa de la gran quantitat de tipus de càrregues existents al mercat, i fins i tot dins de la computació científica, es fa necessari establir mesures "típiques" que puguin servir com a suport en els processos d'avaluació i adquisició de solucions, amb un alt grau de certesa de funcionament. En la present recerca es proposa un enfocament pràctic per a aquesta avaluació i es presenten els resultats de les proves executades sobre equips d'arquitectures multicore AMD i Intel.The rapid growth of the multicore systems and the diverse approaches that these have taken, allow complex processes that before only were possible to execute in supercomputers, today can be executed in low-cost solutions also called "commodity hardware". These solutions can be implemented by means of the bestselling processors (Intel and AMD). When these solutions are scaled to scientific computing requirements is essential to have methods to measure their performance and how these perform under different workloads. Due to the large number of load types on the market, and even within scientific computing, it is necessary to introduce "typical"measures that can serve as a basis in assessment processes and solutions acquisition, having a high degree of certainty of operation. In this research it is proposed a practical approach to this assessment and the results of tests performed on AMD and Intel multicore equipment architectures are presented

    Soporte de sistema operativo para ahorro de energía en plataformas móviles con procesadores multicore asimétricos

    Get PDF
    Los procesadores multicore asimétricos con repertorio común de instrucciones (AMPsAsymmetric Multicore Processors) han sido propuestos recientemente como alternativa de bajo consumo a los procesadores multicore simétricos convencionales. Los AMPs combinan, en un mismo chip, cores rápidos de alto rendimiento, con cores más lentos y sencillos de consumo reducido. Uno de los ejemplos más destacados de procesador multicore asimétrico es el procesador big.LITTLE de ARM, que incorporan algunos modelos de teléfonos móviles y tablets disponibles en la actualidad. Trabajos previos han demostrado que para explotar los beneficios potenciales de los procesadores multicore asimétricos, el sistema operativo debe tener en cuenta el beneficio relativo (speedup) que cada aplicación experimenta al ejecutar en un core rápido frente a un core lento. Actualmente, los planificadores por defecto de los sistemas operativos de propósito general no tienen en cuenta la diversidad de speedups entre aplicaciones que puede estar presente en una carga de trabajo multiprogramada. En consecuencia, la asignación de aplicaciones a cores que hacen estos planificadores no extrae el máximo rendimiento por vatio de la plataforma. Recientemente se han realizado extensiones en el kernel Linux para ofrecer un mejor soporte de planificación en multicore asimétricos. Sin embargo, estas extensiones del planificador, utilizadas fundamentalmente en dispositivos móviles con el sistema operativo Android, tampoco tienen en cuenta la diversidad de speedups en las aplicaciones de la carga de trabajo. Por lo tanto estas extensiones no constituyen una aproximación robusta desde el punto de vista de la eficiencia energética. En este proyecto se lleva a cabo la evaluación exhaustiva de distintos algoritmos de planificación para multicore asimétricos sobre una plataforma provista de un procesador ARM big.LITTLE. El principal objetivo del estudio es cuantificar el grado de eficiencia energética y el rendimiento global proporcionado por implementaciones de estos algoritmos en el kernel Linux sobre hardware multicore asimétrico real
    corecore